PCB制板熱風(fēng)整平前處理過(guò)程的好壞對(duì)熱風(fēng)整平的質(zhì)量影響很大，該工序必須徹底清除焊盤(pán)上的油污，雜質(zhì)及氧化層，為浸錫提供新鮮可焊的銅表面?，F(xiàn)在較常采用的前處理工藝是機(jī)械式噴淋，首先是硫酸-雙氧水微蝕刻，微蝕后浸酸，然后是水噴淋沖洗，熱風(fēng)吹干，噴助焊劑，立即熱風(fēng)整平。前處理不良造成的露銅現(xiàn)象是不分類(lèi)型批次同時(shí)大量出現(xiàn)的，露銅點(diǎn)常常是分布整個(gè)板面，在邊緣上更是嚴(yán)重。使用放大鏡觀(guān)察前處理后的線(xiàn)路板將發(fā)現(xiàn)焊盤(pán)上有明顯殘留的氧化點(diǎn)和污跡。出現(xiàn)類(lèi)似情況應(yīng)對(duì)微蝕溶液進(jìn)行化學(xué)分析，檢查第二道酸洗溶液，調(diào)整溶液的濃度更換由于時(shí)間使用過(guò)長(zhǎng)污染嚴(yán)重的溶液，檢查噴淋系統(tǒng)是否通暢。適當(dāng)?shù)难娱L(zhǎng)處理時(shí)間也可提高處理效果，但需注意會(huì)出現(xiàn)的過(guò)腐蝕現(xiàn)象，返工的線(xiàn)路板經(jīng)熱風(fēng)整平后處理線(xiàn)再在5%的鹽酸溶液中處理一下，去除表面的氧化物。2.焊盤(pán)表面不潔，有殘余的阻焊劑污染焊盤(pán)。目前大部份的廠(chǎng)家采用全板絲網(wǎng)印刷液態(tài)感光阻焊油墨，然后通過(guò)曝光、顯影去除多余的阻焊劑，得到時(shí)間的阻焊圖形。在該過(guò)程中，預(yù)烘過(guò)程控制不好，溫度過(guò)高時(shí)間過(guò)長(zhǎng)都會(huì)造成顯影的困難。阻焊底片上是否有缺陷，顯影液的成份及溫度是否正確，顯影時(shí)的速度即顯影點(diǎn)是否正確，噴嘴是否堵塞及噴嘴的壓力是否正常，水洗是否良好，其中任何一點(diǎn)情況都會(huì)給焊盤(pán)上留下殘點(diǎn)。如由于底片的原因形成的露銅一般較有規(guī)律性，都在同一點(diǎn)上。該種情況使用放大鏡可發(fā)現(xiàn)在露銅處有阻焊物質(zhì)的殘留痕跡，PCB設(shè)計(jì)一般在固化工序前應(yīng)設(shè)立一崗位對(duì)圖形及金屬化孔內(nèi)部進(jìn)行檢查，保證送到下一工序的印刷線(xiàn)路板的焊盤(pán)和金屬化孔內(nèi)清潔無(wú)阻焊油墨殘留。3.助焊劑活性不夠助焊劑的作用是改善銅表面的潤(rùn)濕性，保護(hù)層壓板表面不過(guò)熱，且為焊料涂層提供保護(hù)作用。如助焊劑活性不夠，銅表面潤(rùn)濕性不好，焊料就不能完全覆蓋焊盤(pán)，其露銅現(xiàn)象與前處理不佳類(lèi)似，延長(zhǎng)前處理時(shí)間可減輕露銅現(xiàn)象?，F(xiàn)在的助焊劑幾乎全為酸性助焊劑，內(nèi)含有酸性添加劑，如酸性過(guò)高會(huì)產(chǎn)生咬銅現(xiàn)象嚴(yán)重，造成焊料中的銅含量高引起鉛錫粗糙;酸性過(guò)低，則活性弱，會(huì)導(dǎo)致露銅。如鉛錫槽中的銅含量大要及時(shí)除銅。工藝技術(shù)人員選擇一個(gè)質(zhì)量穩(wěn)定可靠的助焊劑對(duì)熱風(fēng)整平有重要的影響，優(yōu)良的助焊劑的是熱風(fēng)整平質(zhì)量的保證。

安徽開(kāi)發(fā)FPC軟板【第Y招】多層板布線(xiàn)高頻電路往往集成度較高，布線(xiàn)密度大，采用多層板既是布線(xiàn)所必須，也是降低干擾的有效手段。開(kāi)發(fā)FPC軟板在PCB Layout階段，合理的選擇一定層數(shù)的印制板尺寸，能充分利用中間層來(lái)設(shè)置屏蔽，更好地實(shí)現(xiàn)就近接地，并有效地降低寄生電感和縮短信號(hào)的傳輸長(zhǎng)度，同時(shí)還能大幅度地降低信號(hào)的交叉干擾等，所有這些方法都對(duì)高頻電路的可靠性有利。有資料顯示，同種材料時(shí)，四層板要比雙面板的噪聲低20dB。但是，同時(shí)也存在一個(gè)問(wèn)題，PCB半層數(shù)越高，制造工藝越復(fù)雜，單位成本也就越高，這就要求我們?cè)谶M(jìn)行PCB Layout時(shí)，除了選擇合適的層數(shù)的PCB板，還需要進(jìn)行合理的元器件布局規(guī)劃，并采用正確的布線(xiàn)規(guī)則來(lái)完成設(shè)計(jì)。　　【第二招】高速電子器件管腳間的引線(xiàn)彎折越少越好　　高頻電路布線(xiàn)的引線(xiàn)最好采用全直線(xiàn)，需要轉(zhuǎn)折，可用45度折線(xiàn)或者圓弧轉(zhuǎn)折，這種要求在低頻電路中僅僅用于提高銅箔的固著強(qiáng)度，而在高頻電路中，滿(mǎn)足這一要求卻可以減少高頻信號(hào)對(duì)外的發(fā)射和相互間的耦合?！　　镜谌小扛哳l電路器件管腳間的引線(xiàn)越短越好　　信號(hào)的輻射強(qiáng)度是和信號(hào)線(xiàn)的走線(xiàn)長(zhǎng)度成正比的，高頻的信號(hào)引線(xiàn)越長(zhǎng)，它就越容易耦合到靠近它的元器件上去，所以對(duì)于諸如信號(hào)的時(shí)鐘、晶振、DDR的數(shù)據(jù)、LVDS線(xiàn)、USB線(xiàn)、HDMI線(xiàn)等高頻信號(hào)線(xiàn)都是要求盡可能的走線(xiàn)越短越好?！　　镜谒恼小扛哳l電路器件管腳間的引線(xiàn)層間交替越少越好　　所謂“引線(xiàn)的層間交替越少越好”是指元件連接過(guò)程中所用的過(guò)孔(Via)越少越好。據(jù)側(cè)，一個(gè)過(guò)孔可帶來(lái)約0.5pF的分布電容，減少過(guò)孔數(shù)能顯著提高速度和減少數(shù)據(jù)出錯(cuò)的可能性。

1)專(zhuān)門(mén)用于探測(cè)的測(cè)試焊盤(pán)的直徑應(yīng)該不小于0.9mm 。2) 測(cè)試焊盤(pán)周?chē)目臻g應(yīng)大于0.6mm 而小于5mm 。如果元器件的高度大于6. 7mm，那么測(cè)試焊盤(pán)應(yīng)置于該元器件5mm 以外。3) 在距離印制電路板邊緣3mm 以?xún)?nèi)不要放置任何元器件或測(cè)試焊盤(pán)。4) 測(cè)試焊盤(pán)應(yīng)放在一個(gè)網(wǎng)格中2.5mm孔的中心。如果有可能，允許使用標(biāo)準(zhǔn)探針和一個(gè)更可靠的固定裝置。5) 不要依靠連接器指針的邊緣來(lái)進(jìn)行焊盤(pán)測(cè)試。測(cè)試探針很容易損壞鍍金指針。6) 避免鍍通孔-印制電路板兩邊的探查。把測(cè)試頂端通過(guò)孔放到印制電路板的非元器件/焊接面上。

通訊與計(jì)算機(jī)技術(shù)的高速發(fā)展使得高速PCB設(shè)計(jì)進(jìn)入了千兆位領(lǐng)域，新的高速器件應(yīng)用使得如此高的速率在背板和單板上的長(zhǎng)距離傳輸成為可能，但與此同時(shí)，PCB設(shè)計(jì)中的信號(hào)完整性問(wèn)題(SI)、電源完整性以及電磁兼容方面的問(wèn)題也更加突出。信號(hào)完整性是指信號(hào)在信號(hào)線(xiàn)上傳輸?shù)馁|(zhì)量，主要問(wèn)題包括反射、振蕩、時(shí)序、地彈和串?dāng)_等。信號(hào)完整性差不是由某個(gè)單一因素導(dǎo)致，而是板級(jí)設(shè)計(jì)中多種因素共同引起。在千兆位設(shè)備的PCB板設(shè)計(jì)中，一個(gè)好的信號(hào)完整性設(shè)計(jì)要求工程師全面考慮器件、傳輸線(xiàn)互聯(lián)方案、電源分配以及EMC方面的問(wèn)題。高速PCB設(shè)計(jì)EDA工具已經(jīng)從單純的仿真驗(yàn)證發(fā)展到設(shè)計(jì)和驗(yàn)證相結(jié)合，幫助設(shè)計(jì)者在設(shè)計(jì)早期設(shè)定規(guī)則以避免錯(cuò)誤而不是在設(shè)計(jì)后期發(fā)現(xiàn)問(wèn)題。隨著數(shù)據(jù)速率越來(lái)越高設(shè)計(jì)越來(lái)越復(fù)雜，高速PCB系統(tǒng)分析工具變得更加必要，這些工具包括時(shí)序分析、信號(hào)完整性分析、設(shè)計(jì)空間參數(shù)掃描分析、EMC設(shè)計(jì)、電源系統(tǒng)穩(wěn)定性分析等。這里我們將著重討論在千兆位設(shè)備PCB設(shè)計(jì)中信號(hào)完整性分析應(yīng)考慮的一些問(wèn)題。高速器件與器件模型盡管千兆位發(fā)送與接收元器件供應(yīng)商會(huì)提供有關(guān)芯片的設(shè)計(jì)資料，但是器件供應(yīng)商對(duì)于新器件信號(hào)完整性的了解也存在一個(gè)過(guò)程，這樣器件供應(yīng)商給出的設(shè)計(jì)指南可能并不成熟，還有就是器件供應(yīng)商給出的設(shè)計(jì)約束條件通常都是非常苛刻的，對(duì)設(shè)計(jì)工程師來(lái)說(shuō)要滿(mǎn)足所有的設(shè)計(jì)規(guī)則會(huì)非常困難。所以就需要信號(hào)完整性工程師運(yùn)用仿真分析工具對(duì)供應(yīng)商的約束規(guī)則和實(shí)際設(shè)計(jì)進(jìn)行分析，考察和優(yōu)化元器件選擇、拓?fù)浣Y(jié)構(gòu)、匹配方案、匹配元器件的值，并最終開(kāi)發(fā)出確保信號(hào)完整性的PCB布局布線(xiàn)規(guī)則。因此，千兆位信號(hào)的精確仿真分析變得十分重要，而器件模型在信號(hào)完整性分析工作中的作用也越來(lái)越得到重視。

(一) 細(xì)節(jié)決定成敗PCB設(shè)計(jì)是一個(gè)細(xì)致的工作，需要的就是細(xì)心和耐心。剛開(kāi)始做設(shè)計(jì)的新手經(jīng)常犯的錯(cuò)誤就是一些細(xì)節(jié)錯(cuò)誤。器件管腳弄錯(cuò)了，器件封裝用錯(cuò)了，管腳順序畫(huà)反了等等，有些可以通過(guò)飛線(xiàn)來(lái)解決，有些可能就讓一塊板子直接變成了廢品。畫(huà)封裝的時(shí)候多檢查一遍，投板之前把封裝打印出來(lái)和實(shí)際器件比一下，多看一眼，多檢查一遍不是強(qiáng)迫癥，只是讓這些容易犯的低級(jí)錯(cuò)誤盡量避免。否則設(shè)計(jì)的再好看的板子，上面布滿(mǎn)飛線(xiàn)，也就遠(yuǎn)談不上優(yōu)秀了。(二) 學(xué)會(huì)設(shè)置規(guī)則其實(shí)現(xiàn)在不光高級(jí)的PCB設(shè)計(jì)軟件需要設(shè)置布線(xiàn)規(guī)則，一些簡(jiǎn)單易用的PCB工具同樣可以進(jìn)行規(guī)則設(shè)置。人腦畢竟不是機(jī)器，那就難免會(huì)有疏忽有失誤。所以把一些容易忽略的問(wèn)題設(shè)置到規(guī)則里面，讓電腦幫助我們檢查，盡量避免犯一些低級(jí)錯(cuò)誤。另外，完善的規(guī)則設(shè)置能更好的規(guī)范后面的工作。所謂磨刀不誤砍柴工，板子的規(guī)模越復(fù)雜規(guī)則設(shè)置的重要性越突出?，F(xiàn)在很多EDA工具都有自動(dòng)布線(xiàn)功能，如果規(guī)則設(shè)置足夠詳細(xì)，讓工具自己幫你去設(shè)計(jì)，你在一旁喝杯咖啡，不是更愜意的事情嗎?(三) 為別人考慮的越多，自己的工作越少在進(jìn)行PCB設(shè)計(jì)的時(shí)候，盡量多考慮一些最終使用者的需求。比如，如果設(shè)計(jì)的是一塊開(kāi)發(fā)板，那么在進(jìn)行PCB設(shè)計(jì)的時(shí)候就要考慮放置更多的絲印信息，這樣在使用的時(shí)候會(huì)更方便，不用來(lái)回的查找原理圖或者找設(shè)計(jì)人員支持了。如果設(shè)計(jì)的是一個(gè)量產(chǎn)產(chǎn)品，那么就要更多的考慮到生產(chǎn)線(xiàn)上會(huì)遇到的問(wèn)題，同類(lèi)型的器件盡量方向一致，器件間距是否合適，板子的工藝邊寬度等等。這些問(wèn)題考慮的越早，越不會(huì)影響后面的設(shè)計(jì)，也可以減少后面支持的工作量和改板的次數(shù)?？瓷先ラ_(kāi)始設(shè)計(jì)上用的時(shí)間增加了，實(shí)際上是減少了自己后續(xù)的工作量。在板子空間信號(hào)允許的情況下，盡量放置更多的測(cè)試點(diǎn)，提高板子的可測(cè)性，這樣在后續(xù)調(diào)試階段同樣能節(jié)省更多的時(shí)間，給發(fā)現(xiàn)問(wèn)題提供更多的思路。(四) 畫(huà)好原理圖很多工程師都覺(jué)得layout工作更重要一些，原理圖就是為了生成網(wǎng)表方便PCB做檢查用的。其實(shí)，在后續(xù)電路調(diào)試過(guò)程中原理圖的作用會(huì)更大一些。無(wú)論是查找問(wèn)題還是和同事交流，還是原理圖更直觀(guān)更方便。另外養(yǎng)成在原理圖中做標(biāo)注的習(xí)慣，把各部分電路在layout的時(shí)候要注意到的問(wèn)題標(biāo)注在原理圖上，對(duì)自己或者對(duì)別人都是一個(gè)很好的提醒。層次化原理圖，把不同功能不同模塊的電路分成不同的頁(yè)，這樣無(wú)論是讀圖還是以后重復(fù)使用都能明顯的減少工作量。使用成熟的設(shè)計(jì)總是要比設(shè)計(jì)新電路的風(fēng)險(xiǎn)小。每次看到把所有電路都放在一張圖紙上，一片密密麻麻的器件，腦袋就能大一圈。

解決EMI問(wèn)題的辦法很多，現(xiàn)代的EMI抑制方法包括：利用EMI抑制涂層、選用合適的EMI抑制零配件和EMI仿真設(shè)計(jì)等。本文從最基本的PCB布板出發(fā)，討論P(yáng)CB分層堆疊在控制EMI輻射中的作用和設(shè)計(jì)技巧。電源匯流排在IC的電源引腳附近合理地安置適當(dāng)容量的電容，可使IC輸出電壓的跳變來(lái)得更快。然而，問(wèn)題并非到此為止。由于電容呈有限頻率響應(yīng)的特性，這使得電容無(wú)法在全頻帶上生成干凈地驅(qū)動(dòng)IC輸出所需要的諧波功率。除此之外，電源匯流排上形成的瞬態(tài)電壓在去耦路徑的電感兩端會(huì)形成電壓降，這些瞬態(tài)電壓就是主要的共模EMI干擾源。我們應(yīng)該怎么解決這些問(wèn)題?就我們電路板上的IC而言，IC周?chē)碾娫磳涌梢钥闯墒莾?yōu)良的高頻電容器，它可以收集為干凈輸出提供高頻能量的分立電容器所泄漏的那部份能量。此外，優(yōu)良的電源層的電感要小，從而電感所合成的瞬態(tài)信號(hào)也小，進(jìn)而降低共模EMI。當(dāng)然，電源層到IC電源引腳的連線(xiàn)必須盡可能短，因?yàn)閿?shù)位信號(hào)的上升沿越來(lái)越快，最好是直接連到IC電源引腳所在的焊盤(pán)上，這要另外討論。為了控制共模EMI，電源層要有助于去耦和具有足夠低的電感，這個(gè)電源層必須是一個(gè)設(shè)計(jì)相當(dāng)好的電源層的配對(duì)。有人可能會(huì)問(wèn)，好到什么程度才算好?問(wèn)題的答案取決于電源的分層、層間的材料以及工作頻率(即IC上升時(shí)間的函數(shù))。通常，電源分層的間距是6mil，夾層是FR4材料，則每平方英寸電源層的等效電容約為75pF。顯然，層間距越小電容越大。