PCB上的任何一條走線在通過高頻信號的情況下都會對該信號造成時延時,蛇形走線的主要作用是補(bǔ)償“同一組相關(guān)”信號線中延時較小的部分,這些部分通常是沒有或比其它信號少通過另外的邏輯處理;最典型的就是時鐘線,通常它不需經(jīng)過任何其它邏輯處理,因而其延時會小于其它相關(guān)信號。高速數(shù)字PCB板的等線長是為了使各信號的延遲差保持在一個范圍內(nèi),保證系統(tǒng)在同一周期內(nèi)讀取的數(shù)據(jù)的有效性(延遲差超過一個時鐘周期時會錯讀下一周期的數(shù)據(jù)),一般要求延遲差不超過1/4時鐘周期,單位長度的線延遲差也是固定的,延遲跟線寬,線長,銅厚,板層結(jié)構(gòu)有關(guān),但線過長會增大分布電容和分布電感,使信號質(zhì)量,所以時鐘IC引腳一般都接RC端接,但蛇形走線并非起電感的作用,相反的,電感會使信號中的上升元中的高次諧波相移,造成信號質(zhì)量惡化,所以要求蛇形線間距最少是線寬的兩倍,信號的上升時間越小就越易受分布電容和分布電感的影響.因?yàn)閼?yīng)用場合不同具不同的作用,如果蛇形走線在電腦板中出現(xiàn),其主要起到一個濾波電感的作用,提高電路的抗干擾能力,電腦主機(jī)板中的蛇形走線,主要用在一些時鐘信號中,如CIClk,AGPClk,它的作用有兩點(diǎn):1、阻抗匹配2、濾波電感。對一些重要信號,如INTEL HUB架構(gòu)中的HUBLink,一共13根,跑233MHz,要求必須嚴(yán)格等長,以消除時滯造成的隱患,繞線是解決辦法。一般來講,蛇形走線的線距>=2倍的線寬。PCI板上的蛇行線就是為了適應(yīng)PCI33MHzClock的線長要求。若在一般普通PCB板中,是一個分布參數(shù)的 LC濾波器,還可作為收音機(jī)天線的電感線圈,短而窄的蛇形走線可做保險絲等等.
1.開料目的:根據(jù)工程資料MI的要求,在符合要求的大張板材上,裁切成小塊生產(chǎn)板件.符合客戶要求的小塊板料.流程:大板料→按MI要求切板→鋦板→啤圓角磨邊→出板鉆孔目的:根據(jù)工程資料,在所開符合要求尺寸的板料上,相應(yīng)的位置鉆出所求的孔徑.流程:疊板銷釘→上板→鉆孔→下板→檢查修理沉銅目的:沉銅是利用化學(xué)方法在絕緣孔壁上沉積上一層薄銅.流程:粗磨→掛板→沉銅自動線→下板→浸%稀H2SO4→加厚銅圖形轉(zhuǎn)移目的:圖形轉(zhuǎn)移是生產(chǎn)菲林上的圖像轉(zhuǎn)移到板上。流程:(藍(lán)油流程):磨板→印第Y面→烘干→印第二面→烘干→爆光→沖影→檢查;(干膜流程):麻板→壓膜→靜置→對位→曝光→靜置→沖影→檢查圖形電鍍目的:圖形電鍍是在線路圖形裸露的銅皮上或孔壁上電鍍一層達(dá)到要求厚度的銅層與要求厚度的金鎳或錫層。流程:上板→除油→水洗二次→微蝕→水洗→酸洗→鍍銅→水洗→浸酸→鍍錫→水洗→下板退膜目的:用NaOH溶液退去抗電鍍覆蓋膜層使非線路銅層裸露出來。流程:水膜:插架→浸堿→沖洗→擦洗→過機(jī);干膜:放板→過機(jī)蝕刻目的:蝕刻是利用化學(xué)反應(yīng)法將非線路部位的銅層腐蝕去。綠油目的:綠油是將綠油菲林的圖形轉(zhuǎn)移到板上,起到保護(hù)線路和阻止焊接零件時線路上錫的作用。流程:磨板→印感光綠油→鋦板→曝光→沖影;磨板→印第Y面→烘板→印第二面→烘板字符目的:字符是提供的一種便于辯認(rèn)的標(biāo)記。流程:綠油終鋦后→冷卻靜置→調(diào)網(wǎng)→印字符→后鋦鍍金手指目的:在插頭手指上鍍上一層要求厚度的鎳金層,使之更具有硬度的耐磨性。流程:上板→除油→水洗兩次→微蝕→水洗兩次→酸洗→鍍銅→水洗→鍍鎳→水洗→鍍金鍍錫板 (并列的一種工藝)目的:噴錫是在未覆蓋阻焊油的裸露銅面上噴上一層鉛錫,以保護(hù)銅面不蝕氧化,以保證具有良好的焊接性能.流程:微蝕→風(fēng)干→預(yù)熱→松香涂覆→焊錫涂覆→熱風(fēng)平整→風(fēng)冷→洗滌風(fēng)干成型目的:通過模具沖壓或數(shù)控鑼機(jī)鑼出客戶所需要的形狀成型的方法有機(jī)鑼,啤板,手鑼,手切說明:數(shù)據(jù)鑼機(jī)板與啤板的精確度較高,手鑼其次,手切板最低具只能做一些簡單的外形.測試目的:通過電子00%測試,檢測目視不易發(fā)現(xiàn)到的開路,短路等影響功能性之缺陷.流程:上?!虐濉鷾y試→合格→FQC目檢→不合格→修理→返測試→OK→REJ→報(bào)廢終檢目的:通過00%目檢板件外觀缺陷,并對輕微缺陷進(jìn)行修理,避免有問題及缺陷板件流出.具體工作流程:來料→查看資料→目檢→合格→FQA抽查→合格→包裝→不合格→處理→檢查OKa
高速數(shù)字PCB板的等線長是為了使各信號的延遲差保持在一個范圍內(nèi),保證系統(tǒng)在同一周期內(nèi)讀取的數(shù)據(jù)的有效性(延遲差超過一個時鐘周期時會錯讀下一周期的數(shù)據(jù)),一般要求延遲差不超過1/4時鐘周期,單位長度的線延遲差也是固定的,延遲跟線寬,線長,銅厚,板層結(jié)構(gòu)有關(guān),但線過長會增大分布電容和分布電感,使信號質(zhì)量,所以時鐘IC引腳一般都接RC端接,但蛇形走線并非起電感的作用,相反的,電感會使信號中的上升元中的高次諧波相移,造成信號質(zhì)量惡化,所以要求蛇形線間距最少是線寬的兩倍,信號的上升時間越小就越易受分布電容和分布電感的影響.因?yàn)閼?yīng)用場合不同具不同的作用,如果蛇形走線在電腦板中出現(xiàn),其主要起到一個濾波電感的作用,提高電路的抗干擾能力,電腦主機(jī)板中的蛇形走線,主要用在一些時鐘信號中,如CIClk,AGPClk,它的作用有兩點(diǎn):1、阻抗匹配 2、濾波電感。對一些重要信號,如INTEL HUB架構(gòu)中的HUBLink,一共13根,跑233MHz,要求必須嚴(yán)格等長,以消除時滯造成的隱患,繞線是解決辦法。一般來講,蛇形走線的線距>=2倍的線寬。PCI板上的蛇行線就是為了適應(yīng)PCI 33MHzClock的線長要求。若在一般普通PCB板中,是一個分布參數(shù)的 LC濾波器,還可作為收音機(jī)天線的電感線圈,短而窄的蛇形走線可做保險絲等等.
這里主要是說了從PCB設(shè)計(jì)封裝來解析選擇元件的技巧。元件的封裝包含很多信息,包含元件的尺寸,特別是引腳的相對位置關(guān)系,還有元件的焊盤類型。當(dāng)然我們根據(jù)元件封裝選擇元件時還有一個要注意的地方是要考慮元件的外形尺寸。引腳位置關(guān)系:主要是指我們需要將實(shí)際的元件的引腳和PCB元件的封裝的尺寸對應(yīng)起來。我們選擇不同的元件,雖然功能相同,但是元件的封裝很可能不一樣。我們需要保證PCB焊盤尺寸位置正確才能保證元件能正確焊接。焊盤的選擇:這個是我們需要考慮的比較多的地方。首先包括焊盤的類型。其類型包括兩種,一是電鍍通孔,一種是表貼類型。我們需要考慮的因素有器件成本、可用性、器件面積密度和功耗等因數(shù)。從制造角度看,表貼器件通常要比通孔器件便宜,而且一般可用性較高。對于我們一般設(shè)計(jì)來說,我們選擇表貼元件,不僅方便手工焊接,而且有利于查錯和調(diào)試過程中更好的連接焊盤和信號。其次我們還應(yīng)該注意焊盤的位置。因?yàn)椴煌奈恢?,就代表元件?shí)際當(dāng)中不同的位置。我們?nèi)绻缓侠戆才藕副P的位置,很有可能就會出現(xiàn)一個區(qū)域元件過密,而另外一個區(qū)域元件很稀疏的情況,當(dāng)然情況更糟糕的是由于焊盤位置過近,導(dǎo)致元件之間空隙過小而無法焊接,下面就是我失敗的一個例子,我在一個光耦開關(guān)旁邊開了通孔,但是由于它們的位置過近,導(dǎo)致光耦開關(guān)焊接上去以后,通孔無法再放置螺絲了。
臺灣廠家貼片SMT通訊與計(jì)算機(jī)技術(shù)的高速發(fā)展使得高速PCB設(shè)計(jì)進(jìn)入了千兆位領(lǐng)域,新的高速器件應(yīng)用使得如此高的速率在背板和單板上的長距離傳輸成為可能,貼片SMT加工廠但與此同時,PCB設(shè)計(jì)中的信號完整性問題(SI)、電源完整性以及電磁兼容方面的問題也更加突出。信號完整性是指信號在信號線上傳輸?shù)馁|(zhì)量,主要問題包括反射、振蕩、時序、地彈和串?dāng)_等。信號完整性差不是由某個單一因素導(dǎo)致,而是板級設(shè)計(jì)中多種因素共同引起。在千兆位設(shè)備的PCB板設(shè)計(jì)中,一個好的信號完整性設(shè)計(jì)要求工程師全面考慮器件、傳輸線互聯(lián)方案、電源分配以及EMC方面的問題。高速PCB設(shè)計(jì)EDA工具已經(jīng)從單純的仿真驗(yàn)證發(fā)展到設(shè)計(jì)和驗(yàn)證相結(jié)合,幫助設(shè)計(jì)者在設(shè)計(jì)早期設(shè)定規(guī)則以避免錯誤而不是在設(shè)計(jì)后期發(fā)現(xiàn)問題。隨著數(shù)據(jù)速率越來越高設(shè)計(jì)越來越復(fù)雜,高速PCB系統(tǒng)分析工具變得更加必要,這些工具包括時序分析、信號完整性分析、設(shè)計(jì)空間參數(shù)掃描分析、EMC設(shè)計(jì)、電源系統(tǒng)穩(wěn)定性分析等。這里我們將著重討論在千兆位設(shè)備PCB設(shè)計(jì)中信號完整性分析應(yīng)考慮的一些問題。高速器件與器件模型盡管千兆位發(fā)送與接收元器件供應(yīng)商會提供有關(guān)芯片的設(shè)計(jì)資料,但是器件供應(yīng)商對于新器件信號完整性的了解也存在一個過程,這樣器件供應(yīng)商給出的設(shè)計(jì)指南可能并不成熟,還有就是器件供應(yīng)商給出的設(shè)計(jì)約束條件通常都是非??量痰模瑢υO(shè)計(jì)工程師來說要滿足所有的設(shè)計(jì)規(guī)則會非常困難。所以就需要信號完整性工程師運(yùn)用仿真分析工具對供應(yīng)商的約束規(guī)則和實(shí)際設(shè)計(jì)進(jìn)行分析,考察和優(yōu)化元器件選擇、拓?fù)浣Y(jié)構(gòu)、匹配方案、匹配元器件的值,并最終開發(fā)出確保信號完整性的PCB布局布線規(guī)則。因此,千兆位信號的精確仿真分析變得十分重要,而器件模型在信號完整性分析工作中的作用也越來越得到重視。