這里主要是說了從PCB設(shè)計(jì)封裝來解析選擇元件的技巧。元件的封裝包含很多信息，包含元件的尺寸，特別是引腳的相對(duì)位置關(guān)系，還有元件的焊盤類型。當(dāng)然我們根據(jù)元件封裝選擇元件時(shí)還有一個(gè)要注意的地方是要考慮元件的外形尺寸。引腳位置關(guān)系：主要是指我們需要將實(shí)際的元件的引腳和PCB元件的封裝的尺寸對(duì)應(yīng)起來。我們選擇不同的元件，雖然功能相同，但是元件的封裝很可能不一樣。我們需要保證PCB焊盤尺寸位置正確才能保證元件能正確焊接。焊盤的選擇：這個(gè)是我們需要考慮的比較多的地方。首先包括焊盤的類型。其類型包括兩種，一是電鍍通孔，一種是表貼類型。我們需要考慮的因素有器件成本、可用性、器件面積密度和功耗等因數(shù)。從制造角度看，表貼器件通常要比通孔器件便宜，而且一般可用性較高。對(duì)于我們一般設(shè)計(jì)來說，我們選擇表貼元件，不僅方便手工焊接，而且有利于查錯(cuò)和調(diào)試過程中更好的連接焊盤和信號(hào)。其次我們還應(yīng)該注意焊盤的位置。因?yàn)椴煌奈恢茫痛碓?shí)際當(dāng)中不同的位置。我們?nèi)绻缓侠戆才藕副P的位置，很有可能就會(huì)出現(xiàn)一個(gè)區(qū)域元件過密，而另外一個(gè)區(qū)域元件很稀疏的情況，當(dāng)然情況更糟糕的是由于焊盤位置過近，導(dǎo)致元件之間空隙過小而無法焊接，下面就是我失敗的一個(gè)例子，我在一個(gè)光耦開關(guān)旁邊開了通孔，但是由于它們的位置過近，導(dǎo)致光耦開關(guān)焊接上去以后，通孔無法再放置螺絲了。另外一種情況就是我們要考慮焊盤如何焊接。在實(shí)際過程中我們常按一個(gè)特定的方向排列焊盤，焊接起來比較方便。元件的外形尺寸：在實(shí)際應(yīng)用當(dāng)中，一些元件(如有極性電容)可能有高度凈空限制，所以我們需要在元件選擇過程中加以考慮。我們?cè)谧畛蹰_始設(shè)計(jì)時(shí)，可以先畫一個(gè)基本的電路板外框形狀，然后放置上一些計(jì)劃要使用的大型或位置關(guān)鍵元件(如連接器)。這樣，就能直觀快速地看到(沒有布線的)電路板虛擬透視圖，并給出相對(duì)精確的電路板和元器件的相對(duì)定位和元件高度。這將有助于確保PCB經(jīng)過裝配后元件能合適地放進(jìn)外包裝(塑料制品、機(jī)箱、機(jī)框等)內(nèi)。當(dāng)然我們還可以從工具菜單中調(diào)用三維預(yù)覽模式瀏覽整塊電路板。對(duì)于元件的選擇，除了要依據(jù)設(shè)計(jì)要求外，還要選擇正規(guī)廠家所生產(chǎn)的產(chǎn)品，這樣才能保證實(shí)現(xiàn)你的設(shè)計(jì)目標(biāo)。

高速數(shù)字PCB板的等線長(zhǎng)是為了使各信號(hào)的延遲差保持在一個(gè)范圍內(nèi),保證系統(tǒng)在同一周期內(nèi)讀取的數(shù)據(jù)的有效性(延遲差超過一個(gè)時(shí)鐘周期時(shí)會(huì)錯(cuò)讀下一周期的數(shù)據(jù)),一般要求延遲差不超過1/4時(shí)鐘周期,單位長(zhǎng)度的線延遲差也是固定的,延遲跟線寬,線長(zhǎng),銅厚,板層結(jié)構(gòu)有關(guān),但線過長(zhǎng)會(huì)增大分布電容和分布電感,使信號(hào)質(zhì)量,所以時(shí)鐘IC引腳一般都接RC端接,但蛇形走線并非起電感的作用,相反的,電感會(huì)使信號(hào)中的上升元中的高次諧波相移,造成信號(hào)質(zhì)量惡化,所以要求蛇形線間距最少是線寬的兩倍,信號(hào)的上升時(shí)間越小就越易受分布電容和分布電感的影響.因?yàn)閼?yīng)用場(chǎng)合不同具不同的作用,如果蛇形走線在電腦板中出現(xiàn)，其主要起到一個(gè)濾波電感的作用，提高電路的抗干擾能力，電腦主機(jī)板中的蛇形走線，主要用在一些時(shí)鐘信號(hào)中，如CIClk,AGPClk，它的作用有兩點(diǎn)：1、阻抗匹配 2、濾波電感。對(duì)一些重要信號(hào)，如INTEL HUB架構(gòu)中的HUBLink,一共13根，跑233MHz，要求必須嚴(yán)格等長(zhǎng)，以消除時(shí)滯造成的隱患，繞線是解決辦法。一般來講，蛇形走線的線距>=2倍的線寬。PCI板上的蛇行線就是為了適應(yīng)PCI 33MHzClock的線長(zhǎng)要求。若在一般普通PCB板中，是一個(gè)分布參數(shù)的 LC濾波器，還可作為收音機(jī)天線的電感線圈，短而窄的蛇形走線可做保險(xiǎn)絲等等.

從IC芯片的發(fā)展及封裝形式來看，芯片體積越來越小、引腳數(shù)越來越多;同時(shí)，由于近年來IC工藝的發(fā)展，使得其速度也越來越高。這就帶來了一個(gè)問題，即電子設(shè)計(jì)的體積減小導(dǎo)致電路的布局布線密度變大，而同時(shí)信號(hào)的頻率還在提高，從而使得如何處理高速信號(hào)問題成為一個(gè)設(shè)計(jì)能否成功的關(guān)鍵因素。隨著電子系統(tǒng)中邏輯復(fù)雜度和時(shí)鐘頻率的迅速提高，信號(hào)邊沿不斷變陡，印刷電路板的線跡互連和板層特性對(duì)系統(tǒng)電氣性能的影響也越發(fā)重要。對(duì)于低頻設(shè)計(jì)，線跡互連和板層的影響可以不考慮，但當(dāng)頻率超過50 MHz時(shí)，互連關(guān)系必須考慮，而在*定系統(tǒng)性能時(shí)還必須考慮印刷電路板板材的電參數(shù)。因此，高速系統(tǒng)的設(shè)計(jì)必須面對(duì)互連延遲引起的時(shí)序問題以及串?dāng)_、傳輸線效應(yīng)等信號(hào)完整性(Signal Integrity，SI)問題。當(dāng)硬件工作頻率增高后，每一根布線網(wǎng)絡(luò)上的傳輸線都可能成為發(fā)射天線，對(duì)其他電子設(shè)備產(chǎn)生電磁輻射或與其他設(shè)備相互干擾，從而使硬件時(shí)序邏輯產(chǎn)生混亂。電磁兼容性(Electromagnetic Compatibility，EMC)的標(biāo)準(zhǔn)提出了解決硬件實(shí)際布線網(wǎng)絡(luò)可能產(chǎn)生的電磁輻射干擾以及本身抵抗外部電磁干擾的基本要求。1 高速數(shù)字電路設(shè)計(jì)的幾個(gè)基本概念在高速數(shù)字電路中，由于串?dāng)_、反射、過沖、振蕩、地彈、偏移等信號(hào)完整性問題，本來在低速電路中無需考慮的因素在這里就顯得格外重要;另外，隨著現(xiàn)有電氣系統(tǒng)耦合結(jié)構(gòu)越來越復(fù)雜，電磁兼容性也變成了一個(gè)不能不考慮的問題。要解決高速電路設(shè)計(jì)的問題，首先需要真正明白高速信號(hào)的概念。高速不是就頻率的高低來說的，而是由信號(hào)的邊沿速度決定的，一般認(rèn)為上升時(shí)間小于4倍信號(hào)傳輸延遲時(shí)可視為高速信號(hào)。即使在工作頻率不高的系統(tǒng)中，也會(huì)出現(xiàn)信號(hào)完整性的問題。這是由于隨著集成電路工藝的提高，所用器件I/O端口的信號(hào)邊沿比以前更陡更快，因此在工作時(shí)鐘不高的情況下也屬于高速器件，隨之帶來了信號(hào)完整性的種種問題。

1.寄生電容過孔本身存在著對(duì)地或電源的寄生電容，如果已知過孔在內(nèi)層上的隔離孔直徑為D2;過孔焊盤的直徑為D1;PCB的厚度為T;板基材的相對(duì)介電常數(shù)為ε;過孔的寄生電容延Κ了電路中信號(hào)的上升時(shí)問，降低了電路的速度。如果一塊厚度為25mil的PCB，使用內(nèi)徑為10mil，焊盤直徑為20mil的過孔，內(nèi)層電氣間隙寬度為32mil時(shí)，可以通過上面的公式近似算出過孔的寄生電容大致為0.259 pF。如果走線的特性阻抗為30Ω,則該寄生電容引起的信號(hào)上升時(shí)間延長(zhǎng)量。系數(shù)1/2是因?yàn)檫^孔在走線的中途。從這些數(shù)值可以看出，盡管單個(gè)過孔的寄生電容引起的上升沿變緩的效用不是很明顯，但是如果走線中多次使用過孔進(jìn)行層間的切換，設(shè)計(jì)者還是要慎重考慮的。2.寄生電感過孔還具有與其高度和直徑直接相關(guān)的串聯(lián)寄生電感。若九是過孔的高度;d是中心鉆孔的直徑;則過孔的寄生電感L近似為在高速數(shù)字電路的設(shè)計(jì)中，寄生電感帶來的危害超過寄生電容的影響。過孔的寄生串聯(lián)電感會(huì)削弱旁路電容在電源或地平面濾除噪聲的作用，減弱整個(gè)電源系統(tǒng)的濾波效用c因此旁路和去耦電容的過孔應(yīng)該盡可能短，以使其電感值最小。通過上面對(duì)過孔寄生特性的分析，為了減小過孔的寄生效應(yīng)帶來的不利影響，在進(jìn)行高速PCB設(shè)計(jì)時(shí)應(yīng)盡量做到：· 盡量減少過孔，尤其是時(shí)鐘信號(hào)走線;· 使用較薄的PCB有利于減小過孔的兩種寄生參數(shù);· 過孔阻抗應(yīng)該盡可能與其連接的走線的阻抗相匹配，以便減小信號(hào)的反射;

湖北PCB鋁基板隨著集成電路輸出開關(guān)速度提高以及PCB板密度增加，信號(hào)完整性已經(jīng)成為高速數(shù)字PCB設(shè)計(jì)必須關(guān)心的問題之一。開發(fā)PCB鋁基板元器件和PCB板的參數(shù)、元器件在PCB板上的布局、高速信號(hào)的布線等因素，都會(huì)引起信號(hào)完整性問題，導(dǎo)致系統(tǒng)工作不穩(wěn)定，甚至完全不工作。如何在PCB板的設(shè)計(jì)過程中充分考慮到信號(hào)完整性的因素，并采取有效的控制措施，已經(jīng)成為當(dāng)今PCB設(shè)計(jì)業(yè)界中的一個(gè)熱門課題?；谛盘?hào)完整性計(jì)算機(jī)分析的高速數(shù)字PCB板設(shè)計(jì)方法能有效地實(shí)現(xiàn)PCB設(shè)計(jì)的信號(hào)完整性。1. 信號(hào)完整性問題概述信號(hào)完整性(SI)是指信號(hào)在電路中以正確的時(shí)序和電壓作出響應(yīng)的能力。如果電路中信號(hào)能夠以要求的時(shí)序、持續(xù)時(shí)間和電壓幅度到達(dá)IC，則該電路具有較好的信號(hào)完整性。反之，當(dāng)信號(hào)不能正常響應(yīng)時(shí)，就出現(xiàn)了信號(hào)完整性問題。從廣義上講，信號(hào)完整性問題主要表現(xiàn)為5個(gè)方面：延遲、反射、串?dāng)_、同步切換噪聲(SSN)和電磁兼容性(EMI)。延遲是指信號(hào)在PCB板的導(dǎo)線上以有限的速度傳輸，信號(hào)從發(fā)送端發(fā)出到達(dá)接收端，其間存在一個(gè)傳輸延遲。信號(hào)的延遲會(huì)對(duì)系統(tǒng)的時(shí)序產(chǎn)生影響，在高速數(shù)字系統(tǒng)中，傳輸延遲主要取決于導(dǎo)線的長(zhǎng)度和導(dǎo)線周圍介質(zhì)的介電常數(shù)。另外，當(dāng)PCB板上導(dǎo)線(高速數(shù)字系統(tǒng)中稱為傳輸線)的特征阻抗與負(fù)載阻抗不匹配時(shí)，信號(hào)到達(dá)接收端后有一部分能量將沿著傳輸線反射回去，使信號(hào)波形發(fā)生畸變，甚至出現(xiàn)信號(hào)的過沖和下沖。信號(hào)如果在傳輸線上來回反射，就會(huì)產(chǎn)生振鈴和環(huán)繞振蕩。