隨著集成電路輸出開關(guān)速度提高以及PCB板密度增加，信號完整性已經(jīng)成為高速數(shù)字PCB設(shè)計必須關(guān)心的問題之一。元器件和PCB板的參數(shù)、元器件在PCB板上的布局、高速信號的布線等因素，都會引起信號完整性問題，導致系統(tǒng)工作不穩(wěn)定，甚至完全不工作。如何在PCB板的設(shè)計過程中充分考慮到信號完整性的因素，并采取有效的控制措施，已經(jīng)成為當今PCB設(shè)計業(yè)界中的一個熱門課題?；谛盘柾暾杂嬎銠C分析的高速數(shù)字PCB板設(shè)計方法能有效地實現(xiàn)PCB設(shè)計的信號完整性。1. 信號完整性問題概述信號完整性(SI)是指信號在電路中以正確的時序和電壓作出響應(yīng)的能力。如果電路中信號能夠以要求的時序、持續(xù)時間和電壓幅度到達IC，則該電路具有較好的信號完整性。反之，當信號不能正常響應(yīng)時，就出現(xiàn)了信號完整性問題。從廣義上講，信號完整性問題主要表現(xiàn)為5個方面：延遲、反射、串擾、同步切換噪聲(SSN)和電磁兼容性(EMI)。延遲是指信號在PCB板的導線上以有限的速度傳輸，信號從發(fā)送端發(fā)出到達接收端，其間存在一個傳輸延遲。信號的延遲會對系統(tǒng)的時序產(chǎn)生影響，在高速數(shù)字系統(tǒng)中，傳輸延遲主要取決于導線的長度和導線周圍介質(zhì)的介電常數(shù)。另外，當PCB板上導線(高速數(shù)字系統(tǒng)中稱為傳輸線)的特征阻抗與負載阻抗不匹配時，信號到達接收端后有一部分能量將沿著傳輸線反射回去，使信號波形發(fā)生畸變，甚至出現(xiàn)信號的過沖和下沖。信號如果在傳輸線上來回反射，就會產(chǎn)生振鈴和環(huán)繞振蕩。

江蘇專業(yè)FPC軟板1)專門用于探測的測試焊盤的直徑應(yīng)該不小于0.9mm 。2) 測試焊盤周圍的空間應(yīng)大于0.6mm 而小于5mm 。FPC軟板生產(chǎn)廠如果元器件的高度大于6. 7mm，那么測試焊盤應(yīng)置于該元器件5mm 以外。3) 在距離印制電路板邊緣3mm 以內(nèi)不要放置任何元器件或測試焊盤。4) 測試焊盤應(yīng)放在一個網(wǎng)格中2.5mm孔的中心。如果有可能，允許使用標準探針和一個更可靠的固定裝置。5) 不要依靠連接器指針的邊緣來進行焊盤測試。測試探針很容易損壞鍍金指針。6) 避免鍍通孔-印制電路板兩邊的探查。把測試頂端通過孔放到印制電路板的非元器件/焊接面上。

1)專門用于探測的測試焊盤的直徑應(yīng)該不小于0.9mm 。2) 測試焊盤周圍的空間應(yīng)大于0.6mm 而小于5mm 。如果元器件的高度大于6. 7mm，那么測試焊盤應(yīng)置于該元器件5mm 以外。3) 在距離印制電路板邊緣3mm 以內(nèi)不要放置任何元器件或測試焊盤。4) 測試焊盤應(yīng)放在一個網(wǎng)格中2.5mm孔的中心。如果有可能，允許使用標準探針和一個更可靠的固定裝置。5) 不要依靠連接器指針的邊緣來進行焊盤測試。測試探針很容易損壞鍍金指針。6) 避免鍍通孔-印制電路板兩邊的探查。把測試頂端通過孔放到印制電路板的非元器件/焊接面上。

PCB布局規(guī)則1、在通常情況下，所有的元件均應(yīng)布置在電路板的同一面上，只有頂層元件過密時，才能將一些高度有限并且發(fā)熱量小的器件，如貼片電阻、貼片電容、貼片IC等放在底層。2、在保證電氣性能的前提下，元件應(yīng)放置在柵格上且相互平行或垂直排列，以求整齊、美觀，在一般情況下不允許元件重疊;元件排列要緊湊，元件在整個版面上應(yīng)分布均勻、疏密一致。3、電路板上不同組件相臨焊盤圖形之間的最小間距應(yīng)在1MM以上。4、離電路板邊緣一般不小于2MM.電路板的最佳形狀為矩形，長寬比為3:2或4:3.電路板面尺大于200MM乘150MM時，應(yīng)考慮電路板所能承受的機械強度。PCB設(shè)計設(shè)置技巧PCB設(shè)計在不同階段需要進行不同的各點設(shè)置，在布局階段可以采用大格點進行器件布局;對于IC、非定位接插件等大器件，可以選用50~100mil的格點精度進行布局，而對于電阻電容和電感等無源小器件，可采用25mil的格點進行布局。大格點的精度有利于器件的對齊和布局的美觀。PCB設(shè)計布局技巧在PCB的布局設(shè)計中要分析電路板的單元，依據(jù)起功能進行布局設(shè)計，對電路的全部元器件進行布局時，要符合以下原則：1、按照電路的流程安排各個功能電路單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向。2、以每個功能單元的核心元器件為中心，圍繞他來進行布局。元器件應(yīng)均勻、整體、緊湊的排列在PCB上，盡量減少和縮短各元器件之間的引線和連接。3、在高頻下工作的電路，要考慮元器件之間的分布參數(shù)。一般電路應(yīng)盡可能使元器件并行排列，這樣不但美觀，而且裝旱容易，易于批量生產(chǎn)。

通訊與計算機技術(shù)的高速發(fā)展使得高速PCB設(shè)計進入了千兆位領(lǐng)域，新的高速器件應(yīng)用使得如此高的速率在背板和單板上的長距離傳輸成為可能，但與此同時，PCB設(shè)計中的信號完整性問題(SI)、電源完整性以及電磁兼容方面的問題也更加突出。信號完整性是指信號在信號線上傳輸?shù)馁|(zhì)量，主要問題包括反射、振蕩、時序、地彈和串擾等。信號完整性差不是由某個單一因素導致，而是板級設(shè)計中多種因素共同引起。在千兆位設(shè)備的PCB板設(shè)計中，一個好的信號完整性設(shè)計要求工程師全面考慮器件、傳輸線互聯(lián)方案、電源分配以及EMC方面的問題。高速PCB設(shè)計EDA工具已經(jīng)從單純的仿真驗證發(fā)展到設(shè)計和驗證相結(jié)合，幫助設(shè)計者在設(shè)計早期設(shè)定規(guī)則以避免錯誤而不是在設(shè)計后期發(fā)現(xiàn)問題。隨著數(shù)據(jù)速率越來越高設(shè)計越來越復雜，高速PCB系統(tǒng)分析工具變得更加必要，這些工具包括時序分析、信號完整性分析、設(shè)計空間參數(shù)掃描分析、EMC設(shè)計、電源系統(tǒng)穩(wěn)定性分析等。這里我們將著重討論在千兆位設(shè)備PCB設(shè)計中信號完整性分析應(yīng)考慮的一些問題。高速器件與器件模型盡管千兆位發(fā)送與接收元器件供應(yīng)商會提供有關(guān)芯片的設(shè)計資料，但是器件供應(yīng)商對于新器件信號完整性的了解也存在一個過程，這樣器件供應(yīng)商給出的設(shè)計指南可能并不成熟，還有就是器件供應(yīng)商給出的設(shè)計約束條件通常都是非?？量痰模瑢υO(shè)計工程師來說要滿足所有的設(shè)計規(guī)則會非常困難。所以就需要信號完整性工程師運用仿真分析工具對供應(yīng)商的約束規(guī)則和實際設(shè)計進行分析，考察和優(yōu)化元器件選擇、拓撲結(jié)構(gòu)、匹配方案、匹配元器件的值，并最終開發(fā)出確保信號完整性的PCB布局布線規(guī)則。因此，千兆位信號的精確仿真分析變得十分重要，而器件模型在信號完整性分析工作中的作用也越來越得到重視。