PCB設(shè)計(jì)是一個(gè)細(xì)致的工作，需要的就是細(xì)心和耐心。剛開(kāi)始做設(shè)計(jì)的新手經(jīng)常犯的錯(cuò)誤就是一些細(xì)節(jié)錯(cuò)誤。器件管腳弄錯(cuò)了，器件封裝用錯(cuò)了，管腳順序畫反了等等，有些可以通過(guò)飛線來(lái)解決，有些可能就讓一塊板子直接變成了廢品。畫封裝的時(shí)候多檢查一遍，投板之前把封裝打印出來(lái)和實(shí)際器件比一下，多看一眼，多檢查一遍不是強(qiáng)迫癥，只是讓這些容易犯的低級(jí)錯(cuò)誤盡量避免。否則設(shè)計(jì)的再好看的板子，上面布滿飛線，也就遠(yuǎn)談不上優(yōu)秀了。(二) 學(xué)會(huì)設(shè)置規(guī)則其實(shí)現(xiàn)在不光高級(jí)的PCB設(shè)計(jì)軟件需要設(shè)置布線規(guī)則，一些簡(jiǎn)單易用的PCB工具同樣可以進(jìn)行規(guī)則設(shè)置。人腦畢竟不是機(jī)器，那就難免會(huì)有疏忽有失誤。所以把一些容易忽略的問(wèn)題設(shè)置到規(guī)則里面，讓電腦幫助我們檢查，盡量避免犯一些低級(jí)錯(cuò)誤。另外，完善的規(guī)則設(shè)置能更好的規(guī)范后面的工作。所謂磨刀不誤砍柴工，板子的規(guī)模越復(fù)雜規(guī)則設(shè)置的重要性越突出?，F(xiàn)在很多EDA工具都有自動(dòng)布線功能，如果規(guī)則設(shè)置足夠詳細(xì)，讓工具自己幫你去設(shè)計(jì)，你在一旁喝杯咖啡，不是更愜意的事情嗎?(三) 為別人考慮的越多，自己的工作越少在進(jìn)行PCB設(shè)計(jì)的時(shí)候，盡量多考慮一些最終使用者的需求。比如，如果設(shè)計(jì)的是一塊開(kāi)發(fā)板，那么在進(jìn)行PCB設(shè)計(jì)的時(shí)候就要考慮放置更多的絲印信息，這樣在使用的時(shí)候會(huì)更方便，不用來(lái)回的查找原理圖或者找設(shè)計(jì)人員支持了。如果設(shè)計(jì)的是一個(gè)量產(chǎn)產(chǎn)品，那么就要更多的考慮到生產(chǎn)線上會(huì)遇到的問(wèn)題，同類型的器件盡量方向一致，器件間距是否合適，板子的工藝邊寬度等等。這些問(wèn)題考慮的越早，越不會(huì)影響后面的設(shè)計(jì)，也可以減少后面支持的工作量和改板的次數(shù)?？瓷先ラ_(kāi)始設(shè)計(jì)上用的時(shí)間增加了，實(shí)際上是減少了自己后續(xù)的工作量。在板子空間信號(hào)允許的情況下，盡量放置更多的測(cè)試點(diǎn)，提高板子的可測(cè)性，這樣在后續(xù)調(diào)試階段同樣能節(jié)省更多的時(shí)間，給發(fā)現(xiàn)問(wèn)題提供更多的思路。

湖南開(kāi)發(fā)SMT插件覆銅，就是將PCB上閑置的空間作為基準(zhǔn)面，然后用固體銅填充，這些銅區(qū)又稱為灌銅。開(kāi)發(fā)SMT插件敷銅的意義在于，減小地線阻抗，提高抗干擾能力;降低壓降，提高電源效率;還有，與地線相連，減小環(huán)路面積。如果PCB的地較多，有SGND、AGND、GND，等等，如何覆銅?我的做法是，根據(jù)PCB板面位置的不同，分別以最主要的“地”作為基準(zhǔn)參考來(lái)獨(dú)立覆銅，數(shù)字地和模擬地分開(kāi)來(lái)敷銅自不多言。同時(shí)在覆銅之前，首先加粗相應(yīng)的電源連線：V5.0V、V3.6V、V3.3V(SD卡供電)，等等。這樣一來(lái)，就形成了多個(gè)不同形狀的多變形結(jié)構(gòu)。覆銅需要處理好幾個(gè)問(wèn)題：一是不同地的單點(diǎn)連接，二是晶振附近的覆銅，電路中的晶振為一高頻發(fā)射源，做法是在環(huán)繞晶振敷銅，然后將晶振的外殼另行接地。三是孤島(死區(qū))問(wèn)題，如果覺(jué)得很大，那就定義個(gè)地過(guò)孔添加進(jìn)去也費(fèi)不了多大的事。另外，大面積覆銅好還是網(wǎng)格覆銅好，不好一概而論。為什么呢?大面積覆銅，如果過(guò)波峰焊時(shí)，板子就可能會(huì)翹起來(lái)，甚至?xí)鹋?。從這點(diǎn)來(lái)說(shuō)，網(wǎng)格的散熱性要好些。通常是高頻電路對(duì)抗干擾要求高的多用網(wǎng)格，低頻電路有大電流的電路等常用完整的鋪銅。補(bǔ)充下：在數(shù)字電路中，特別是帶MCU的電路中，兆級(jí)以上工作頻率的電路，敷銅的作用就是為了降低整個(gè)地平面的阻抗。更具體的處理方法我一般是這樣來(lái)操作的：各個(gè)核心模塊(也都是數(shù)字電路)在允許的情況下也會(huì)分區(qū)敷銅，然后再用線把各個(gè)敷銅連接起來(lái)，這樣做的目的也是為了減小各級(jí)電路之間的影響。對(duì)于數(shù)字電路模擬電路 混合的電路，地線的獨(dú)立走線，以及到最后到電源濾波電容處的匯總就不多說(shuō)了，大家都清楚。不過(guò)有一點(diǎn)：模擬電路里的地線分布，很多時(shí)候不能簡(jiǎn)單敷成一片銅皮就了事，因?yàn)槟M電路里很注重前后級(jí)的互相影響，而且模擬地也要求單點(diǎn)接地，所以能不能把模擬地敷成銅皮還得根據(jù)實(shí)際情況處理。(這就要求對(duì)所用到的模擬IC的一些特殊性能還是要了解的)

一、PCB沉金采用的是化學(xué)沉積的方法，通過(guò)化學(xué)氧化還原反應(yīng)的方法生成一層鍍層，一般厚度較厚，是化學(xué)鎳金金層沉積方法的一種，可以達(dá)到較厚的金層。二、PCB鍍金采用的是電解的原理，也叫電鍍方式。其他金屬表面處理也多數(shù)采用的是電鍍方式。在實(shí)際產(chǎn)品應(yīng)用中，90%的金板是沉金板，因?yàn)殄兘鸢搴附有圆钍撬闹旅秉c(diǎn)，也是導(dǎo)致很多公司放棄鍍金工藝的直接原因!沉金工藝在印制線路表面上沉積顏色穩(wěn)定，光亮度好，鍍層平整，可焊性良好的鎳金鍍層?；究煞譃樗膫€(gè)階段：前處理(除油，微蝕，活化、后浸)，沉鎳，沉金，后處理(廢金水洗，DI水洗，烘干)。沉金厚度在0.025-0.1um間。金應(yīng)用于電路板表面處理，因?yàn)榻鸬膶?dǎo)電性強(qiáng)，抗氧化性好，壽命長(zhǎng)，而鍍金板與沉金板最根本的區(qū)別在于，鍍金是硬金(耐磨)，沉金是軟金(不耐磨)。1、沉金與鍍金所形成的晶體結(jié)構(gòu)不一樣，沉金對(duì)于金的厚度比鍍金要厚很多，沉金會(huì)呈金黃色，較鍍金來(lái)說(shuō)更黃(這是區(qū)分鍍金和沉金的方法之一)，鍍金的會(huì)稍微發(fā)白(鎳的顏色)。2、沉金與鍍金所形成的晶體結(jié)構(gòu)不一樣，沉金相對(duì)鍍金來(lái)說(shuō)更容易焊接，不會(huì)造成焊接不良。沉金板的應(yīng)力更易控制，對(duì)有邦定的產(chǎn)品而言，更有利于邦定的加工。同時(shí)也正因?yàn)槌两鸨儒兘疖?，所以沉金板做金手指不耐?沉金板的缺點(diǎn))。3、PCB沉金板只有焊盤上有鎳金，趨膚效應(yīng)中信號(hào)的傳輸是在銅層不會(huì)對(duì)信號(hào)有影響。4、沉金較鍍金來(lái)說(shuō)晶體結(jié)構(gòu)更致密，不易產(chǎn)成氧化。5、隨著電路板加工精度要求越來(lái)越高，線寬、間距已經(jīng)到了0.1mm以下。鍍金則容易產(chǎn)生金絲短路。沉金板只有焊盤上有鎳金，所以不容易產(chǎn)成金絲短路。6、沉金板只有焊盤上有鎳金，所以線路上的阻焊與銅層的結(jié)合更牢固。工程在作補(bǔ)償時(shí)不會(huì)對(duì)間距產(chǎn)生影響。7、對(duì)于要求較高的板子，平整度要求要好，一般就采用沉金，沉金一般不會(huì)出現(xiàn)組裝后的黑墊現(xiàn)象。沉金板的平整性與使用壽命較鍍金板要好。所以目前大多數(shù)工廠都采用了沉金工藝生產(chǎn)金板。但是沉金工藝比鍍金工藝成本更貴(含金量更高)，所以依然還有大量的低價(jià)產(chǎn)品使用鍍金工藝。

從IC芯片的發(fā)展及封裝形式來(lái)看，芯片體積越來(lái)越小、引腳數(shù)越來(lái)越多;同時(shí)，由于近年來(lái)IC工藝的發(fā)展，使得其速度也越來(lái)越高。這就帶來(lái)了一個(gè)問(wèn)題，即電子設(shè)計(jì)的體積減小導(dǎo)致電路的布局布線密度變大，而同時(shí)信號(hào)的頻率還在提高，從而使得如何處理高速信號(hào)問(wèn)題成為一個(gè)設(shè)計(jì)能否成功的關(guān)鍵因素。隨著電子系統(tǒng)中邏輯復(fù)雜度和時(shí)鐘頻率的迅速提高，信號(hào)邊沿不斷變陡，印刷電路板的線跡互連和板層特性對(duì)系統(tǒng)電氣性能的影響也越發(fā)重要。對(duì)于低頻設(shè)計(jì)，線跡互連和板層的影響可以不考慮，但當(dāng)頻率超過(guò)50 MHz時(shí)，互連關(guān)系必須考慮，而在*定系統(tǒng)性能時(shí)還必須考慮印刷電路板板材的電參數(shù)。因此，高速系統(tǒng)的設(shè)計(jì)必須面對(duì)互連延遲引起的時(shí)序問(wèn)題以及串?dāng)_、傳輸線效應(yīng)等信號(hào)完整性(Signal Integrity，SI)問(wèn)題。當(dāng)硬件工作頻率增高后，每一根布線網(wǎng)絡(luò)上的傳輸線都可能成為發(fā)射天線，對(duì)其他電子設(shè)備產(chǎn)生電磁輻射或與其他設(shè)備相互干擾，從而使硬件時(shí)序邏輯產(chǎn)生混亂。電磁兼容性(Electromagnetic Compatibility，EMC)的標(biāo)準(zhǔn)提出了解決硬件實(shí)際布線網(wǎng)絡(luò)可能產(chǎn)生的電磁輻射干擾以及本身抵抗外部電磁干擾的基本要求。1 高速數(shù)字電路設(shè)計(jì)的幾個(gè)基本概念在高速數(shù)字電路中，由于串?dāng)_、反射、過(guò)沖、振蕩、地彈、偏移等信號(hào)完整性問(wèn)題，本來(lái)在低速電路中無(wú)需考慮的因素在這里就顯得格外重要;另外，隨著現(xiàn)有電氣系統(tǒng)耦合結(jié)構(gòu)越來(lái)越復(fù)雜，電磁兼容性也變成了一個(gè)不能不考慮的問(wèn)題。要解決高速電路設(shè)計(jì)的問(wèn)題，首先需要真正明白高速信號(hào)的概念。高速不是就頻率的高低來(lái)說(shuō)的，而是由信號(hào)的邊沿速度決定的，一般認(rèn)為上升時(shí)間小于4倍信號(hào)傳輸延遲時(shí)可視為高速信號(hào)。即使在工作頻率不高的系統(tǒng)中，也會(huì)出現(xiàn)信號(hào)完整性的問(wèn)題。這是由于隨著集成電路工藝的提高，所用器件I/O端口的信號(hào)邊沿比以前更陡更快，因此在工作時(shí)鐘不高的情況下也屬于高速器件，隨之帶來(lái)了信號(hào)完整性的種種問(wèn)題。