在高速設(shè)計中，可控阻抗板和線路的特性阻抗問題困擾著許多中國工程師。本文通過簡單而且直觀的方法介紹了特性阻抗的基本性質(zhì)、計算和測量方法。在高速設(shè)計中，可控阻抗板和線路的特性阻抗是最重要和最普遍的問題之一。首先了解一下傳輸線的定義：傳輸線由兩個具有一定長度的導(dǎo)體組成，一個導(dǎo)體用來發(fā)送信號，另一個用來接收信號(切記“回路”取代“地”的概念)。在一個多層板中，每一條線路都是傳輸線的組成部分，鄰近的參考平面可作為第二條線路或回路。一條線路成為“性能良好”傳輸線的關(guān)鍵是使它的特性阻抗在整個線路中保持恒定。線路板成為“可控阻抗板”的關(guān)鍵是使所有線路的特性阻抗?jié)M足一個規(guī)定值，通常在25歐姆和70歐姆之間。在多層線路板中，傳輸線性能良好的關(guān)鍵是使它的特性阻抗在整條線路中保持恒定。但是，究竟什么是特性阻抗?理解特性阻抗最簡單的方法是看信號在傳輸中碰到了什么。當(dāng)沿著一條具有同樣橫截面?zhèn)鬏斁€移動時，這類似圖1所示的微波傳輸。假定把1伏特的電壓階梯波加到這條傳輸線中，如把1伏特的電池連接到傳輸線的前端(它位于發(fā)送線路和回路之間)，一旦連接，這個電壓波信號沿著該線以光速傳播，它的速度通常約為6英寸/納秒。當(dāng)然，這個信號確實(shí)是發(fā)送線路和回路之間的電壓差，它可以從發(fā)送線路的任何一點(diǎn)和回路的相臨點(diǎn)來衡量。圖2是該電壓信號的傳輸示意圖。Zen的方法是先“產(chǎn)生信號”，然后沿著這條傳輸線以6英寸/納秒的速度傳播。第Y個0.01納秒前進(jìn)了0.06英寸，這時發(fā)送線路有多余的正電荷，而回路有多余的負(fù)電荷，正是這兩種電荷差維持著這兩個導(dǎo)體之間的1伏電壓差，而這兩個導(dǎo)體又組成了一個電容器。在下一個0.01納秒中，又要將一段0.06英寸傳輸線的電壓從0調(diào)整到1伏特，這必須加一些正電荷到發(fā)送線路，而加一些負(fù)電荷到接收線路。每移動0.06英寸，必須把更多的正電荷加到發(fā)送線路，而把更多的負(fù)電荷加到回路。每隔0.01納秒，必須對傳輸線路的另外一段進(jìn)行充電，然后信號開始沿著這一段傳播。電荷來自傳輸線前端的電池，當(dāng)沿著這條線移動時，就給傳輸線的連續(xù)部分充電，因而在發(fā)送線路和回路之間形成了1伏特的電壓差。每前進(jìn)0.01納秒，就從電池中獲得一些電荷(±Q)，恒定的時間間隔(±t)內(nèi)從電池中流出的恒定電量(±Q)就是一種恒定電流。流入回路的負(fù)電流實(shí)際上與流出的正電流相等，而且正好在信號波的前端，交流電流通過上、下線路組成的電容，結(jié)束整個循環(huán)過程。

一、PCB沉金采用的是化學(xué)沉積的方法，通過化學(xué)氧化還原反應(yīng)的方法生成一層鍍層，一般厚度較厚，是化學(xué)鎳金金層沉積方法的一種，可以達(dá)到較厚的金層。二、PCB鍍金采用的是電解的原理，也叫電鍍方式。其他金屬表面處理也多數(shù)采用的是電鍍方式。在實(shí)際產(chǎn)品應(yīng)用中，90%的金板是沉金板，因?yàn)殄兘鸢搴附有圆钍撬闹旅秉c(diǎn)，也是導(dǎo)致很多公司放棄鍍金工藝的直接原因!沉金工藝在印制線路表面上沉積顏色穩(wěn)定，光亮度好，鍍層平整，可焊性良好的鎳金鍍層?；究煞譃樗膫€階段：前處理(除油，微蝕，活化、后浸)，沉鎳，沉金，后處理(廢金水洗，DI水洗，烘干)。沉金厚度在0.025-0.1um間。金應(yīng)用于電路板表面處理，因?yàn)榻鸬膶?dǎo)電性強(qiáng)，抗氧化性好，壽命長，而鍍金板與沉金板最根本的區(qū)別在于，鍍金是硬金(耐磨)，沉金是軟金(不耐磨)。1、沉金與鍍金所形成的晶體結(jié)構(gòu)不一樣，沉金對于金的厚度比鍍金要厚很多，沉金會呈金黃色，較鍍金來說更黃(這是區(qū)分鍍金和沉金的方法之一)，鍍金的會稍微發(fā)白(鎳的顏色)。2、沉金與鍍金所形成的晶體結(jié)構(gòu)不一樣，沉金相對鍍金來說更容易焊接，不會造成焊接不良。沉金板的應(yīng)力更易控制，對有邦定的產(chǎn)品而言，更有利于邦定的加工。同時也正因?yàn)槌两鸨儒兘疖?，所以沉金板做金手指不耐?沉金板的缺點(diǎn))。3、PCB沉金板只有焊盤上有鎳金，趨膚效應(yīng)中信號的傳輸是在銅層不會對信號有影響。4、沉金較鍍金來說晶體結(jié)構(gòu)更致密，不易產(chǎn)成氧化。5、隨著電路板加工精度要求越來越高，線寬、間距已經(jīng)到了0.1mm以下。鍍金則容易產(chǎn)生金絲短路。沉金板只有焊盤上有鎳金，所以不容易產(chǎn)成金絲短路。6、沉金板只有焊盤上有鎳金，所以線路上的阻焊與銅層的結(jié)合更牢固。工程在作補(bǔ)償時不會對間距產(chǎn)生影響。7、對于要求較高的板子，平整度要求要好，一般就采用沉金，沉金一般不會出現(xiàn)組裝后的黑墊現(xiàn)象。沉金板的平整性與使用壽命較鍍金板要好。所以目前大多數(shù)工廠都采用了沉金工藝生產(chǎn)金板。但是沉金工藝比鍍金工藝成本更貴(含金量更高)，所以依然還有大量的低價產(chǎn)品使用鍍金工藝。

上海專業(yè)貼片SMT相信對做硬件的工程師，畢業(yè)開始進(jìn)公司時，在設(shè)計PCB時，老工程師都會對他說，PCB走線不要走直角，專業(yè)貼片SMT走線一定要短，電容一定要就近擺放等等。但是一開始我們可能都不了解為什么這樣做，就憑他們的幾句經(jīng)驗(yàn)對我們來說是遠(yuǎn)遠(yuǎn)不夠的哦，當(dāng)然如果你沒有注意這些細(xì)節(jié)問題，今后又犯了，可能又會被他們罵，“都說了多少遍了電容一定要就近擺放，放遠(yuǎn)了起不到效果等等”，往往經(jīng)驗(yàn)告訴我們其實(shí)那些老工程師也是只有一部分人才真正掌握其中的奧妙，我們一開始不會也不用難過，多看看資料很快就能掌握的。直到被罵好幾次后我們回去找相關(guān)資料，為什么設(shè)計PCB電容要就近擺放呢，等看了資料后就能了解一些，可是網(wǎng)上的資料很雜散，很少能找到一個很全方面講解的。下面這些內(nèi)容是我轉(zhuǎn)載的一篇關(guān)于電容去耦半徑的講解，相信你看了之后可以很牛x的回答和避免類似問題的發(fā)生。老師問： 為什么去耦電容就近擺放呢?學(xué)生答： 因?yàn)樗杏行О霃脚?，放的遠(yuǎn)了失效的。電容去耦的一個重要問題是電容的去耦半徑。大多數(shù)資料中都會提到電容擺放要盡量靠近芯片，多數(shù)資料都是從減小回路電感的角度來談這個擺放距離問題。確實(shí)，減小電感是一個重要原因，但是還有一個重要的原因大多數(shù)資料都沒有提及，那就是電容去耦半徑問題。如果電容擺放離芯片過遠(yuǎn)，超出了它的去耦半徑，電容將失去它的去耦的作用。理解去耦半徑最好的辦法就是考察噪聲源和電容補(bǔ)償電流之間的相位關(guān)系。當(dāng)芯片對電流的需求發(fā)生變化時，會在電源平面的一個很小的局部區(qū)域內(nèi)產(chǎn)生電壓擾動，電容要補(bǔ)償這一電流(或電壓)，就必須先感知到這個電壓擾動。信號在介質(zhì)中傳播需要一定的時間，因此從發(fā)生局部電壓擾動到電容感知到這一擾動之間有一個時間延遲。同樣，電容的補(bǔ)償電流到達(dá)擾動區(qū)也需要一個延遲。因此必然造成噪聲源和電容補(bǔ)償電流之間的相位上的不一致。

一、沉金板與鍍金板的區(qū)別二、為什么要用鍍金板隨著IC 的集成度越來越高，IC腳也越多越密。而垂直噴錫工藝很難將成細(xì)的焊盤吹平整，這就給SMT的貼裝帶來了難度;另外噴錫板的待用壽命(shelf life)很短。而鍍金板正好解決了這些問題： 1對于表面貼裝工藝，尤其對于0603及0402 超小型表貼，因?yàn)楹副P平整度直接關(guān)系到錫膏印制工序的質(zhì)量，對后面的再流焊接質(zhì)量起到?jīng)Q定性影響，所以，整板鍍金在高密度和超小型表貼工藝中時常見到。2在試制階段，受元件采購等因素的影響往往不是板子來了馬上就焊，而是經(jīng)常要等上幾個星期甚至個把月才用，鍍金板的待用壽命(shelf life)比鉛錫合金長很多倍所以大家都樂意采用。再說鍍金PCB在度樣階段的成本與鉛錫合金板相比相差無幾。但隨著布線越來越密，線寬、間距已經(jīng)到了3-4MIL。因此帶來了金絲短路的問題：隨著信號的頻率越來越高，因趨膚效應(yīng)造成信號在多鍍層中傳輸?shù)那闆r對信號質(zhì)量的影響越明顯：趨膚效應(yīng)是指：高頻的交流電，電流將趨向集中在導(dǎo)線的表面流動。根據(jù)計算，趨膚深度與頻率有關(guān)：鍍金板的其它缺點(diǎn)在沉金板與鍍金板的區(qū)別表中已列出。

隨著集成電路輸出開關(guān)速度提高以及PCB板密度增加，信號完整性已經(jīng)成為高速數(shù)字PCB設(shè)計必須關(guān)心的問題之一。元器件和PCB板的參數(shù)、元器件在PCB板上的布局、高速信號的布線等因素，都會引起信號完整性問題，導(dǎo)致系統(tǒng)工作不穩(wěn)定，甚至完全不工作。如何在PCB板的設(shè)計過程中充分考慮到信號完整性的因素，并采取有效的控制措施，已經(jīng)成為當(dāng)今PCB設(shè)計業(yè)界中的一個熱門課題。基于信號完整性計算機(jī)分析的高速數(shù)字PCB板設(shè)計方法能有效地實(shí)現(xiàn)PCB設(shè)計的信號完整性。1. 信號完整性問題概述信號完整性(SI)是指信號在電路中以正確的時序和電壓作出響應(yīng)的能力。如果電路中信號能夠以要求的時序、持續(xù)時間和電壓幅度到達(dá)IC，則該電路具有較好的信號完整性。反之，當(dāng)信號不能正常響應(yīng)時，就出現(xiàn)了信號完整性問題。從廣義上講，信號完整性問題主要表現(xiàn)為5個方面：延遲、反射、串?dāng)_、同步切換噪聲(SSN)和電磁兼容性(EMI)。延遲是指信號在PCB板的導(dǎo)線上以有限的速度傳輸，信號從發(fā)送端發(fā)出到達(dá)接收端，其間存在一個傳輸延遲。信號的延遲會對系統(tǒng)的時序產(chǎn)生影響，在高速數(shù)字系統(tǒng)中，傳輸延遲主要取決于導(dǎo)線的長度和導(dǎo)線周圍介質(zhì)的介電常數(shù)。另外，當(dāng)PCB板上導(dǎo)線(高速數(shù)字系統(tǒng)中稱為傳輸線)的特征阻抗與負(fù)載阻抗不匹配時，信號到達(dá)接收端后有一部分能量將沿著傳輸線反射回去，使信號波形發(fā)生畸變，甚至出現(xiàn)信號的過沖和下沖。信號如果在傳輸線上來回反射，就會產(chǎn)生振鈴和環(huán)繞振蕩。