這里主要是說(shuō)了從PCB設(shè)計(jì)封裝來(lái)解析選擇元件的技巧。元件的封裝包含很多信息，包含元件的尺寸，特別是引腳的相對(duì)位置關(guān)系，還有元件的焊盤(pán)類型。當(dāng)然我們根據(jù)元件封裝選擇元件時(shí)還有一個(gè)要注意的地方是要考慮元件的外形尺寸。引腳位置關(guān)系：主要是指我們需要將實(shí)際的元件的引腳和PCB元件的封裝的尺寸對(duì)應(yīng)起來(lái)。我們選擇不同的元件，雖然功能相同，但是元件的封裝很可能不一樣。我們需要保證PCB焊盤(pán)尺寸位置正確才能保證元件能正確焊接。焊盤(pán)的選擇：這個(gè)是我們需要考慮的比較多的地方。首先包括焊盤(pán)的類型。其類型包括兩種，一是電鍍通孔，一種是表貼類型。我們需要考慮的因素有器件成本、可用性、器件面積密度和功耗等因數(shù)。從制造角度看，表貼器件通常要比通孔器件便宜，而且一般可用性較高。對(duì)于我們一般設(shè)計(jì)來(lái)說(shuō)，我們選擇表貼元件，不僅方便手工焊接，而且有利于查錯(cuò)和調(diào)試過(guò)程中更好的連接焊盤(pán)和信號(hào)。其次我們還應(yīng)該注意焊盤(pán)的位置。因?yàn)椴煌奈恢茫痛碓?shí)際當(dāng)中不同的位置。我們?nèi)绻缓侠戆才藕副P(pán)的位置，很有可能就會(huì)出現(xiàn)一個(gè)區(qū)域元件過(guò)密，而另外一個(gè)區(qū)域元件很稀疏的情況，當(dāng)然情況更糟糕的是由于焊盤(pán)位置過(guò)近，導(dǎo)致元件之間空隙過(guò)小而無(wú)法焊接，下面就是我失敗的一個(gè)例子，我在一個(gè)光耦開(kāi)關(guān)旁邊開(kāi)了通孔，但是由于它們的位置過(guò)近，導(dǎo)致光耦開(kāi)關(guān)焊接上去以后，通孔無(wú)法再放置螺絲了。

1.寄生電容過(guò)孔本身存在著對(duì)地或電源的寄生電容，如果已知過(guò)孔在內(nèi)層上的隔離孔直徑為D2;過(guò)孔焊盤(pán)的直徑為D1;PCB的厚度為T(mén);板基材的相對(duì)介電常數(shù)為ε;過(guò)孔的寄生電容延Κ了電路中信號(hào)的上升時(shí)問(wèn)，降低了電路的速度。如果一塊厚度為25mil的PCB，使用內(nèi)徑為10mil，焊盤(pán)直徑為20mil的過(guò)孔，內(nèi)層電氣間隙寬度為32mil時(shí)，可以通過(guò)上面的公式近似算出過(guò)孔的寄生電容大致為0.259 pF。如果走線的特性阻抗為30Ω,則該寄生電容引起的信號(hào)上升時(shí)間延長(zhǎng)量。系數(shù)1/2是因?yàn)檫^(guò)孔在走線的中途。從這些數(shù)值可以看出，盡管單個(gè)過(guò)孔的寄生電容引起的上升沿變緩的效用不是很明顯，但是如果走線中多次使用過(guò)孔進(jìn)行層間的切換，設(shè)計(jì)者還是要慎重考慮的。2.寄生電感過(guò)孔還具有與其高度和直徑直接相關(guān)的串聯(lián)寄生電感。若九是過(guò)孔的高度;d是中心鉆孔的直徑;則過(guò)孔的寄生電感L近似為在高速數(shù)字電路的設(shè)計(jì)中，寄生電感帶來(lái)的危害超過(guò)寄生電容的影響。過(guò)孔的寄生串聯(lián)電感會(huì)削弱旁路電容在電源或地平面濾除噪聲的作用，減弱整個(gè)電源系統(tǒng)的濾波效用c因此旁路和去耦電容的過(guò)孔應(yīng)該盡可能短，以使其電感值最小。通過(guò)上面對(duì)過(guò)孔寄生特性的分析，為了減小過(guò)孔的寄生效應(yīng)帶來(lái)的不利影響，在進(jìn)行高速PCB設(shè)計(jì)時(shí)應(yīng)盡量做到：· 盡量減少過(guò)孔，尤其是時(shí)鐘信號(hào)走線;· 使用較薄的PCB有利于減小過(guò)孔的兩種寄生參數(shù);· 過(guò)孔阻抗應(yīng)該盡可能與其連接的走線的阻抗相匹配，以便減小信號(hào)的反射;

PCB布局規(guī)則1、在通常情況下，所有的元件均應(yīng)布置在電路板的同一面上，只有頂層元件過(guò)密時(shí)，才能將一些高度有限并且發(fā)熱量小的器件，如貼片電阻、貼片電容、貼片IC等放在底層。2、在保證電氣性能的前提下，元件應(yīng)放置在柵格上且相互平行或垂直排列，以求整齊、美觀，在一般情況下不允許元件重疊;元件排列要緊湊，元件在整個(gè)版面上應(yīng)分布均勻、疏密一致。3、電路板上不同組件相臨焊盤(pán)圖形之間的最小間距應(yīng)在1MM以上。4、離電路板邊緣一般不小于2MM.電路板的最佳形狀為矩形，長(zhǎng)寬比為3:2或4:3.電路板面尺大于200MM乘150MM時(shí)，應(yīng)考慮電路板所能承受的機(jī)械強(qiáng)度。PCB設(shè)計(jì)設(shè)置技巧PCB設(shè)計(jì)在不同階段需要進(jìn)行不同的各點(diǎn)設(shè)置，在布局階段可以采用大格點(diǎn)進(jìn)行器件布局;對(duì)于IC、非定位接插件等大器件，可以選用50~100mil的格點(diǎn)精度進(jìn)行布局，而對(duì)于電阻電容和電感等無(wú)源小器件，可采用25mil的格點(diǎn)進(jìn)行布局。大格點(diǎn)的精度有利于器件的對(duì)齊和布局的美觀。PCB設(shè)計(jì)布局技巧在PCB的布局設(shè)計(jì)中要分析電路板的單元，依據(jù)起功能進(jìn)行布局設(shè)計(jì)，對(duì)電路的全部元器件進(jìn)行布局時(shí)，要符合以下原則：1、按照電路的流程安排各個(gè)功能電路單元的位置，使布局便于信號(hào)流通，并使信號(hào)盡可能保持一致的方向。2、以每個(gè)功能單元的核心元器件為中心，圍繞他來(lái)進(jìn)行布局。元器件應(yīng)均勻、整體、緊湊的排列在PCB上，盡量減少和縮短各元器件之間的引線和連接。3、在高頻下工作的電路，要考慮元器件之間的分布參數(shù)。一般電路應(yīng)盡可能使元器件并行排列，這樣不但美觀，而且裝旱容易，易于批量生產(chǎn)。

河北專業(yè)SMT焊接從IC芯片的發(fā)展及封裝形式來(lái)看，芯片體積越來(lái)越小、引腳數(shù)越來(lái)越多;同時(shí)，由于近年來(lái)IC工藝的發(fā)展，使得其速度也越來(lái)越高。SMT焊接生產(chǎn)商這就帶來(lái)了一個(gè)問(wèn)題，即電子設(shè)計(jì)的體積減小導(dǎo)致電路的布局布線密度變大，而同時(shí)信號(hào)的頻率還在提高，從而使得如何處理高速信號(hào)問(wèn)題成為一個(gè)設(shè)計(jì)能否成功的關(guān)鍵因素。隨著電子系統(tǒng)中邏輯復(fù)雜度和時(shí)鐘頻率的迅速提高，信號(hào)邊沿不斷變陡，印刷電路板的線跡互連和板層特性對(duì)系統(tǒng)電氣性能的影響也越發(fā)重要。對(duì)于低頻設(shè)計(jì)，線跡互連和板層的影響可以不考慮，但當(dāng)頻率超過(guò)50 MHz時(shí)，互連關(guān)系必須考慮，而在*定系統(tǒng)性能時(shí)還必須考慮印刷電路板板材的電參數(shù)。因此，高速系統(tǒng)的設(shè)計(jì)必須面對(duì)互連延遲引起的時(shí)序問(wèn)題以及串?dāng)_、傳輸線效應(yīng)等信號(hào)完整性(Signal Integrity，SI)問(wèn)題。當(dāng)硬件工作頻率增高后，每一根布線網(wǎng)絡(luò)上的傳輸線都可能成為發(fā)射天線，對(duì)其他電子設(shè)備產(chǎn)生電磁輻射或與其他設(shè)備相互干擾，從而使硬件時(shí)序邏輯產(chǎn)生混亂。電磁兼容性(Electromagnetic Compatibility，EMC)的標(biāo)準(zhǔn)提出了解決硬件實(shí)際布線網(wǎng)絡(luò)可能產(chǎn)生的電磁輻射干擾以及本身抵抗外部電磁干擾的基本要求。1 高速數(shù)字電路設(shè)計(jì)的幾個(gè)基本概念在高速數(shù)字電路中，由于串?dāng)_、反射、過(guò)沖、振蕩、地彈、偏移等信號(hào)完整性問(wèn)題，本來(lái)在低速電路中無(wú)需考慮的因素在這里就顯得格外重要;另外，隨著現(xiàn)有電氣系統(tǒng)耦合結(jié)構(gòu)越來(lái)越復(fù)雜，電磁兼容性也變成了一個(gè)不能不考慮的問(wèn)題。要解決高速電路設(shè)計(jì)的問(wèn)題，首先需要真正明白高速信號(hào)的概念。高速不是就頻率的高低來(lái)說(shuō)的，而是由信號(hào)的邊沿速度決定的，一般認(rèn)為上升時(shí)間小于4倍信號(hào)傳輸延遲時(shí)可視為高速信號(hào)。即使在工作頻率不高的系統(tǒng)中，也會(huì)出現(xiàn)信號(hào)完整性的問(wèn)題。這是由于隨著集成電路工藝的提高，所用器件I/O端口的信號(hào)邊沿比以前更陡更快，因此在工作時(shí)鐘不高的情況下也屬于高速器件，隨之帶來(lái)了信號(hào)完整性的種種問(wèn)題。