相信對做硬件的工程師，畢業(yè)開始進公司時，在設(shè)計PCB時，老工程師都會對他說，PCB走線不要走直角，走線一定要短，電容一定要就近擺放等等。但是一開始我們可能都不了解為什么這樣做，就憑他們的幾句經(jīng)驗對我們來說是遠遠不夠的哦，當然如果你沒有注意這些細節(jié)問題，今后又犯了，可能又會被他們罵，“都說了多少遍了電容一定要就近擺放，放遠了起不到效果等等”，往往經(jīng)驗告訴我們其實那些老工程師也是只有一部分人才真正掌握其中的奧妙，我們一開始不會也不用難過，多看看資料很快就能掌握的。直到被罵好幾次后我們回去找相關(guān)資料，為什么設(shè)計PCB電容要就近擺放呢，等看了資料后就能了解一些，可是網(wǎng)上的資料很雜散，很少能找到一個很全方面講解的。下面這些內(nèi)容是我轉(zhuǎn)載的一篇關(guān)于電容去耦半徑的講解，相信你看了之后可以很牛x的回答和避免類似問題的發(fā)生。老師問： 為什么去耦電容就近擺放呢?學生答： 因為它有有效半徑哦，放的遠了失效的。電容去耦的一個重要問題是電容的去耦半徑。大多數(shù)資料中都會提到電容擺放要盡量靠近芯片，多數(shù)資料都是從減小回路電感的角度來談這個擺放距離問題。確實，減小電感是一個重要原因，但是還有一個重要的原因大多數(shù)資料都沒有提及，那就是電容去耦半徑問題。如果電容擺放離芯片過遠，超出了它的去耦半徑，電容將失去它的去耦的作用。理解去耦半徑最好的辦法就是考察噪聲源和電容補償電流之間的相位關(guān)系。當芯片對電流的需求發(fā)生變化時，會在電源平面的一個很小的局部區(qū)域內(nèi)產(chǎn)生電壓擾動，電容要補償這一電流(或電壓)，就必須先感知到這個電壓擾動。信號在介質(zhì)中傳播需要一定的時間，因此從發(fā)生局部電壓擾動到電容感知到這一擾動之間有一個時間延遲。同樣，電容的補償電流到達擾動區(qū)也需要一個延遲。因此必然造成噪聲源和電容補償電流之間的相位上的不一致。

一、快速確定PCB外形設(shè)計PCB先要確定電路板的外形，通常就是在禁止布線層畫出電氣的布線范圍。除非有特殊要求，一般電路板的形狀都為矩形，長寬比一般為3：2或者4：3較為理想。在畫之前可以任意畫出兩條橫線和兩條豎線，然后利用“放置工具條”里的“設(shè)置原點”工具將某一條線段的端點設(shè)為原點即坐標為(0，0)，之后雙擊每一條線段，對其起點和終點的坐標值進行相應(yīng)的更改，使4條線段首尾相接，形成一個封閉的矩形框，電路板的外型確定也就完成了。如果在畫圖的過程中需要調(diào)整電路板的大小，只要修改每條線段的相應(yīng)坐標值即可。從成本、敷銅線長度、抗噪聲能力考慮，電路板尺寸越小越好，但是板尺寸太小，則散熱不良，且相鄰的導線容易引起干擾。不過，當電路板的尺寸大于200mm×150mm時，應(yīng)該考慮電路板的機械強度，適當加裝固定孔，以便起到支撐的作用。二、元件布局開始布局之前首先要通過網(wǎng)絡(luò)表載入元器件，這個過程中經(jīng)常會遇到網(wǎng)絡(luò)表無法完全載入的錯誤，主要可歸為兩類：一類是找不到元件，解決方法是確認原理圖中已定義元件的封裝形式，并確認已添加相應(yīng)的PCB元件庫，若仍找不到元件就要自己造一個元件封裝了;另一類是丟失引腳，最常見的就是二極管、三極管的引腳丟失，這是由于原理圖中的引腳一般是字母A、K、E、B、C，而PCB元件的引腳則是數(shù)字1、2、3，解決方法就是更改原理圖的定義，或者更改PCB元件的定義使其一致即可。有經(jīng)驗的設(shè)計者一般都會根據(jù)實際元件的封裝外形建立一個自己的PCB元件庫，使用方便而且不易出錯。進行布局時，必須要遵循一些基本規(guī)則：(1)特殊元件特殊考慮高頻元件之間要盡量靠近，連線越短越好;具有高電位差的元件之間距離盡量加大;重量大的元器件應(yīng)該有支架固定;發(fā)熱的元件應(yīng)遠離熱敏元件并加裝相應(yīng)的散熱片或置于板外;電位器、可調(diào)電感線圈、可變電容、微動開關(guān)等可調(diào)元件的布局應(yīng)該考慮整機的結(jié)構(gòu)要求，以方便調(diào)節(jié)為準?？傊?，一些特殊的元器件在布局時要從元件本身的特性、機箱的結(jié)構(gòu)、維修調(diào)試的方便性等多方面綜合考慮，以保證做出一塊穩(wěn)定、好用的PCB板。

1.系統(tǒng)布局是否保證布線的合理或者最優(yōu)，是否能保證布線的可靠進行，是否能保證電路工作的可靠性。在布局的時候需要對信號的走向以及電源和地線網(wǎng)絡(luò)有整體的了解和規(guī)劃。2.印制板尺寸是否與加工圖紙尺寸相符，能否符合PCB制造工藝要求、有無行為標記。這一點需要特別注意，不少PCB板的電路布局和布線都設(shè)計得很漂亮、合理，但是疏忽了定位接插件的精確定位，導致設(shè)計的電路無法和其他電路對接。3.元件在二維、三維空間上有無沖突。注意器件的實際尺寸，特別是器件的高度。在焊接免布局的元器件，高度一般不能超過3mm。4.元件布局是否疏密有序、排列整齊，是否全部布完。在元器件布局的時候，不僅要考慮信號的走向和信號的類型、需要注意或者保護的地方，同時也要考慮器件布局的整體密度，做到疏密均勻。5.需經(jīng)常更換的元件能否方便地更換，插件板插入設(shè)備是否方便。應(yīng)保證經(jīng)常更換的元器件的更換和接插的方便和可靠。6.調(diào)整可調(diào)元件是否方便。7.熱敏元件與發(fā)熱元件之間是否有適當?shù)木嚯x。8.在需要散熱的地方是否裝有散熱器或者風扇，空氣流是否通暢。應(yīng)注意元器件和電路板的散熱。9.信號走向是否順暢且互連最短。10.插頭、插座等與機械設(shè)計是否矛盾。11.線路的干擾問題是否有所考慮。12.電路板的機械強度和性能是否有所考慮。13.電路板布局的藝術(shù)性及其美觀性。

在基于信號完整性計算機分析的PCB設(shè)計方法中，最為核心的部分就是PCB板級信號完整性模型的建立，這是與傳統(tǒng)的設(shè)計方法的區(qū)別之處。SI模型的正確性將決定設(shè)計的正確性，而SI模型的可建立性則決定了這種設(shè)計方法的可行性。目前構(gòu)成器件模型的方法有兩種：一種是從元器件的電學工作特性出發(fā)，把元器件看成‘黑盒子’，測量其端口的電氣特性，提取器件模型，而不涉及器件的工作原理，稱為行為級模型。這種模型的代表是IBIS模型和S參數(shù)。其優(yōu)點是建模和使用簡單方便，節(jié)約資源，適用范圍廣泛，特別是在高頻、非線性、大功率的情況下行為級模型是一個選擇。缺點是精度較差，一致性不能保證，受測試技術(shù)和精度的影響。另一種是以元器件的工作原理為基礎(chǔ)，從元器件的數(shù)學方程式出發(fā)，得到的器件模型及模型參數(shù)與器件的物理工作原理有密切的關(guān)系。SPICE 模型是這種模型中應(yīng)用最廣泛的一種。其優(yōu)點是精度較高，特別是隨著建模手段的發(fā)展和半導體工藝的進步和規(guī)范，人們已可以在多種級別上提供這種模型，滿足不同的精度需要。缺點是模型復雜，計算時間長。一般驅(qū)動器和接收器的模型由器件廠商提供，傳輸線的模型通常從場分析器中提取，封裝和連接器的模型即可以由場分析器提取，又可以由制造廠商提供。在電子設(shè)計中已經(jīng)有多種可以用于PCB板級信號完整性分析的模型，其中最為常用的有三種，分別是SPICE、IBIS和Verilog-AMS、VHDL-AMS。

湖南開發(fā)PCB鋁基板PCB上的任何一條走線在通過高頻信號的情況下都會對該信號造成時延時，蛇形走線的主要作用是補償“同一組相關(guān)”信號線中延時較小的部分，PCB鋁基板加工廠這些部分通常是沒有或比其它信號少通過另外的邏輯處理;最典型的就是時鐘線，通常它不需經(jīng)過任何其它邏輯處理，因而其延時會小于其它相關(guān)信號。高速數(shù)字PCB板的等線長是為了使各信號的延遲差保持在一個范圍內(nèi),保證系統(tǒng)在同一周期內(nèi)讀取的數(shù)據(jù)的有效性(延遲差超過一個時鐘周期時會錯讀下一周期的數(shù)據(jù)),一般要求延遲差不超過1/4時鐘周期,單位長度的線延遲差也是固定的,延遲跟線寬,線長,銅厚,板層結(jié)構(gòu)有關(guān),但線過長會增大分布電容和分布電感,使信號質(zhì)量,所以時鐘IC引腳一般都接RC端接,但蛇形走線并非起電感的作用,相反的,電感會使信號中的上升元中的高次諧波相移,造成信號質(zhì)量惡化,所以要求蛇形線間距最少是線寬的兩倍,信號的上升時間越小就越易受分布電容和分布電感的影響.因為應(yīng)用場合不同具不同的作用,如果蛇形走線在電腦板中出現(xiàn)，其主要起到一個濾波電感的作用，提高電路的抗干擾能力，電腦主機板中的蛇形走線，主要用在一些時鐘信號中，如CIClk,AGPClk，它的作用有兩點：1、阻抗匹配2、濾波電感。對一些重要信號，如INTEL HUB架構(gòu)中的HUBLink，一共13根，跑233MHz，要求必須嚴格等長，以消除時滯造成的隱患，繞線是解決辦法。一般來講，蛇形走線的線距>=2倍的線寬。PCI板上的蛇行線就是為了適應(yīng)PCI33MHzClock的線長要求。若在一般普通PCB板中，是一個分布參數(shù)的 LC濾波器，還可作為收音機天線的電感線圈，短而窄的蛇形走線可做保險絲等等.

在高速設(shè)計中，可控阻抗板和線路的特性阻抗問題困擾著許多中國工程師。本文通過簡單而且直觀的方法介紹了特性阻抗的基本性質(zhì)、計算和測量方法。在高速設(shè)計中，可控阻抗板和線路的特性阻抗是最重要和最普遍的問題之一。首先了解一下傳輸線的定義：傳輸線由兩個具有一定長度的導體組成，一個導體用來發(fā)送信號，另一個用來接收信號(切記“回路”取代“地”的概念)。在一個多層板中，每一條線路都是傳輸線的組成部分，鄰近的參考平面可作為第二條線路或回路。一條線路成為“性能良好”傳輸線的關(guān)鍵是使它的特性阻抗在整個線路中保持恒定。線路板成為“可控阻抗板”的關(guān)鍵是使所有線路的特性阻抗?jié)M足一個規(guī)定值，通常在25歐姆和70歐姆之間。在多層線路板中，傳輸線性能良好的關(guān)鍵是使它的特性阻抗在整條線路中保持恒定。但是，究竟什么是特性阻抗?理解特性阻抗最簡單的方法是看信號在傳輸中碰到了什么。當沿著一條具有同樣橫截面?zhèn)鬏斁€移動時，這類似圖1所示的微波傳輸。假定把1伏特的電壓階梯波加到這條傳輸線中，如把1伏特的電池連接到傳輸線的前端(它位于發(fā)送線路和回路之間)，一旦連接，這個電壓波信號沿著該線以光速傳播，它的速度通常約為6英寸/納秒。當然，這個信號確實是發(fā)送線路和回路之間的電壓差，它可以從發(fā)送線路的任何一點和回路的相臨點來衡量。圖2是該電壓信號的傳輸示意圖。Zen的方法是先“產(chǎn)生信號”，然后沿著這條傳輸線以6英寸/納秒的速度傳播。第Y個0.01納秒前進了0.06英寸，這時發(fā)送線路有多余的正電荷，而回路有多余的負電荷，正是這兩種電荷差維持著這兩個導體之間的1伏電壓差，而這兩個導體又組成了一個電容器。在下一個0.01納秒中，又要將一段0.06英寸傳輸線的電壓從0調(diào)整到1伏特，這必須加一些正電荷到發(fā)送線路，而加一些負電荷到接收線路。每移動0.06英寸，必須把更多的正電荷加到發(fā)送線路，而把更多的負電荷加到回路。每隔0.01納秒，必須對傳輸線路的另外一段進行充電，然后信號開始沿著這一段傳播。電荷來自傳輸線前端的電池，當沿著這條線移動時，就給傳輸線的連續(xù)部分充電，因而在發(fā)送線路和回路之間形成了1伏特的電壓差。每前進0.01納秒，就從電池中獲得一些電荷(±Q)，恒定的時間間隔(±t)內(nèi)從電池中流出的恒定電量(±Q)就是一種恒定電流。流入回路的負電流實際上與流出的正電流相等，而且正好在信號波的前端，交流電流通過上、下線路組成的電容，結(jié)束整個循環(huán)過程。