(一) 畫(huà)好原理圖很多工程師都覺(jué)得layout工作更重要一些，原理圖就是為了生成網(wǎng)表方便PCB做檢查用的。其實(shí)，在后續(xù)電路調(diào)試過(guò)程中原理圖的作用會(huì)更大一些。無(wú)論是查找問(wèn)題還是和同事交流，還是原理圖更直觀更方便。另外養(yǎng)成在原理圖中做標(biāo)注的習(xí)慣，把各部分電路在layout的時(shí)候要注意到的問(wèn)題標(biāo)注在原理圖上，對(duì)自己或者對(duì)別人都是一個(gè)很好的提醒。層次化原理圖，把不同功能不同模塊的電路分成不同的頁(yè)，這樣無(wú)論是讀圖還是以后重復(fù)使用都能明顯的減少工作量。使用成熟的設(shè)計(jì)總是要比設(shè)計(jì)新電路的風(fēng)險(xiǎn)小。每次看到把所有電路都放在一張圖紙上，一片密密麻麻的器件，腦袋就能大一圈。(二) 好好進(jìn)行電路布局心急的工程師畫(huà)完原理圖，把網(wǎng)表導(dǎo)入PCB后就迫不及待的把器件放好，開(kāi)始拉線。其實(shí)一個(gè)好的PCB布局能讓你后面的拉線工作變得簡(jiǎn)單，讓你的PCB工作的更好。每一塊板子都會(huì)有一個(gè)信號(hào)路徑，PCB布局也應(yīng)該盡量遵循這個(gè)信號(hào)路徑，讓信號(hào)在板子上可以順暢的傳輸，人們都不喜歡走迷宮，信號(hào)也一樣。如果原理圖是按照模塊設(shè)計(jì)的，PCB也一樣可以。按照不同的功能模塊可以把板子劃分為若干區(qū)域。模擬數(shù)字分開(kāi)，電源信號(hào)分開(kāi)，發(fā)熱器件和易感器件分開(kāi)，體積較大的器件不要太靠近板邊，注意射頻信號(hào)的屏蔽等等……多花一分的時(shí)間去優(yōu)化PCB的布局，就能在拉線的時(shí)候節(jié)省更多的時(shí)間。

隨著PCB設(shè)計(jì)復(fù)雜度的逐步提高，對(duì)于信號(hào)完整性的分析除了反射，串?dāng)_以及EMI之外，穩(wěn)定可靠的電源供應(yīng)也成為設(shè)計(jì)者們重點(diǎn)研究的方向之一。尤其當(dāng)開(kāi)關(guān)器件數(shù)目不斷增加，核心電壓不斷減小的時(shí)候，電源的波動(dòng)往往會(huì)給系統(tǒng)帶來(lái)致命的影響，于是人們提出了新的名詞：電源完整性，簡(jiǎn)稱(chēng)PI(powerintegrity)。當(dāng)今國(guó)際市場(chǎng)上，IC設(shè)計(jì)比較發(fā)達(dá)，但電源完整性設(shè)計(jì)還是一個(gè)薄弱的環(huán)節(jié)。因此本文提出了PCB板中電源完整性問(wèn)題的產(chǎn)生，分析了影響電源完整性的因素并提出了解決PCB板中電源完整性問(wèn)題的優(yōu)化方法與經(jīng)驗(yàn)設(shè)計(jì)，具有較強(qiáng)的理論分析與實(shí)際工程應(yīng)用價(jià)值。二、電源噪聲的起因及分析對(duì)于電源噪聲的起因我們通過(guò)一個(gè)與非門(mén)電路圖進(jìn)行分析。圖1中的電路圖為一個(gè)三輸入與非門(mén)的結(jié)構(gòu)圖，因?yàn)榕c非門(mén)屬于數(shù)字器件，它是通過(guò)“1”和“0”電平的切換來(lái)工作的。隨著IC技術(shù)的不斷提高，數(shù)字器件的切換速度也越來(lái)越快，這就引進(jìn)了更多的高頻分量，同時(shí)回路中的電感在高頻下就很容易引起電源波動(dòng)。如在圖1中，當(dāng)與非門(mén)輸入全為高電平時(shí)，電路中的三極管導(dǎo)通，電路瞬間短路，電源向電容充電，同時(shí)流入地線。此時(shí)由于電源線和地線上存在寄生電感，我們由公式V=LdI/dt可知，這將在電源線和地線上產(chǎn)生電壓波動(dòng)，如圖2中所示的電平上升沿所引入的ΔI噪聲。當(dāng)與非門(mén)輸入為低電平時(shí)，此時(shí)電容放電，將在地線上產(chǎn)生較大的ΔI噪聲;而電源此時(shí)只有電路的瞬間短路所引起的電流突變，由于不存在向電容充電而使電流突變相對(duì)于上升沿來(lái)說(shuō)要小。從對(duì)與非門(mén)的電路進(jìn)行分析我們知道，造成電源不穩(wěn)定的根源主要在于兩個(gè)方面：一是器件高速開(kāi)關(guān)狀態(tài)下，瞬態(tài)的交變電流過(guò)大;

隨著集成電路輸出開(kāi)關(guān)速度提高以及PCB板密度增加，信號(hào)完整性已經(jīng)成為高速數(shù)字PCB設(shè)計(jì)必須關(guān)心的問(wèn)題之一。元器件和PCB板的參數(shù)、元器件在PCB板上的布局、高速信號(hào)的布線等因素，都會(huì)引起信號(hào)完整性問(wèn)題，導(dǎo)致系統(tǒng)工作不穩(wěn)定，甚至完全不工作。如何在PCB板的設(shè)計(jì)過(guò)程中充分考慮到信號(hào)完整性的因素，并采取有效的控制措施，已經(jīng)成為當(dāng)今PCB設(shè)計(jì)業(yè)界中的一個(gè)熱門(mén)課題?；谛盘?hào)完整性計(jì)算機(jī)分析的高速數(shù)字PCB板設(shè)計(jì)方法能有效地實(shí)現(xiàn)PCB設(shè)計(jì)的信號(hào)完整性。1. 信號(hào)完整性問(wèn)題概述信號(hào)完整性(SI)是指信號(hào)在電路中以正確的時(shí)序和電壓作出響應(yīng)的能力。如果電路中信號(hào)能夠以要求的時(shí)序、持續(xù)時(shí)間和電壓幅度到達(dá)IC，則該電路具有較好的信號(hào)完整性。反之，當(dāng)信號(hào)不能正常響應(yīng)時(shí)，就出現(xiàn)了信號(hào)完整性問(wèn)題。從廣義上講，信號(hào)完整性問(wèn)題主要表現(xiàn)為5個(gè)方面：延遲、反射、串?dāng)_、同步切換噪聲(SSN)和電磁兼容性(EMI)。延遲是指信號(hào)在PCB板的導(dǎo)線上以有限的速度傳輸，信號(hào)從發(fā)送端發(fā)出到達(dá)接收端，其間存在一個(gè)傳輸延遲。信號(hào)的延遲會(huì)對(duì)系統(tǒng)的時(shí)序產(chǎn)生影響，在高速數(shù)字系統(tǒng)中，傳輸延遲主要取決于導(dǎo)線的長(zhǎng)度和導(dǎo)線周?chē)橘|(zhì)的介電常數(shù)。另外，當(dāng)PCB板上導(dǎo)線(高速數(shù)字系統(tǒng)中稱(chēng)為傳輸線)的特征阻抗與負(fù)載阻抗不匹配時(shí)，信號(hào)到達(dá)接收端后有一部分能量將沿著傳輸線反射回去，使信號(hào)波形發(fā)生畸變，甚至出現(xiàn)信號(hào)的過(guò)沖和下沖。信號(hào)如果在傳輸線上來(lái)回反射，就會(huì)產(chǎn)生振鈴和環(huán)繞振蕩。

覆銅時(shí)銅和導(dǎo)線之間的間距要改變覆銅時(shí)銅和導(dǎo)線以及焊盤(pán)之間的間距，方法如下：設(shè)計(jì)—規(guī)則—Electrical—clearance，點(diǎn)右鍵建立“新規(guī)則”，出現(xiàn)clearance_1，在clearance_1規(guī)則中“第Y個(gè)對(duì)象匹配哪里”欄中選中“高級(jí)(查詢)”，在右邊的“全查詢”欄中輸入(InPoly)，最后點(diǎn)“應(yīng)用”結(jié)束。如果輸入不對(duì)，選則“所有”后再選“高級(jí)(查詢)”。pcb中放置某個(gè)器件時(shí)無(wú)論如何都報(bào)錯(cuò)在pcb中放置某個(gè)元件時(shí)，無(wú)論如何都報(bào)錯(cuò)，解決辦法是將規(guī)則里的線間距改小。如何選中所有連在一起的線或同一網(wǎng)絡(luò)的線按住“Ctrl”左鍵單擊想要選中的網(wǎng)絡(luò)線即可。無(wú)意中按出來(lái)個(gè)放大鏡在無(wú)意中按出來(lái)個(gè)放大鏡，用“SHIFT+M”取消或者選菜單項(xiàng)“工具”——“優(yōu)先選項(xiàng)”——“pcb Editor”——“Board Insight Lens”，勾選或取消“可視”即可。

山東廠家SMT插件覆銅，就是將PCB上閑置的空間作為基準(zhǔn)面，然后用固體銅填充，這些銅區(qū)又稱(chēng)為灌銅。廠家SMT插件敷銅的意義在于，減小地線阻抗，提高抗干擾能力;降低壓降，提高電源效率;還有，與地線相連，減小環(huán)路面積。如果PCB的地較多，有SGND、AGND、GND，等等，如何覆銅?我的做法是，根據(jù)PCB板面位置的不同，分別以最主要的“地”作為基準(zhǔn)參考來(lái)獨(dú)立覆銅，數(shù)字地和模擬地分開(kāi)來(lái)敷銅自不多言。同時(shí)在覆銅之前，首先加粗相應(yīng)的電源連線：V5.0V、V3.6V、V3.3V(SD卡供電)，等等。這樣一來(lái)，就形成了多個(gè)不同形狀的多變形結(jié)構(gòu)。覆銅需要處理好幾個(gè)問(wèn)題：一是不同地的單點(diǎn)連接，二是晶振附近的覆銅，電路中的晶振為一高頻發(fā)射源，做法是在環(huán)繞晶振敷銅，然后將晶振的外殼另行接地。三是孤島(死區(qū))問(wèn)題，如果覺(jué)得很大，那就定義個(gè)地過(guò)孔添加進(jìn)去也費(fèi)不了多大的事。另外，大面積覆銅好還是網(wǎng)格覆銅好，不好一概而論。為什么呢?大面積覆銅，如果過(guò)波峰焊時(shí)，板子就可能會(huì)翹起來(lái)，甚至?xí)鹋?。從這點(diǎn)來(lái)說(shuō)，網(wǎng)格的散熱性要好些。通常是高頻電路對(duì)抗干擾要求高的多用網(wǎng)格，低頻電路有大電流的電路等常用完整的鋪銅。補(bǔ)充下：在數(shù)字電路中，特別是帶MCU的電路中，兆級(jí)以上工作頻率的電路，敷銅的作用就是為了降低整個(gè)地平面的阻抗。更具體的處理方法我一般是這樣來(lái)操作的：各個(gè)核心模塊(也都是數(shù)字電路)在允許的情況下也會(huì)分區(qū)敷銅，然后再用線把各個(gè)敷銅連接起來(lái)，這樣做的目的也是為了減小各級(jí)電路之間的影響。對(duì)于數(shù)字電路模擬電路 混合的電路，地線的獨(dú)立走線，以及到最后到電源濾波電容處的匯總就不多說(shuō)了，大家都清楚。不過(guò)有一點(diǎn)：模擬電路里的地線分布，很多時(shí)候不能簡(jiǎn)單敷成一片銅皮就了事，因?yàn)槟M電路里很注重前后級(jí)的互相影響，而且模擬地也要求單點(diǎn)接地，所以能不能把模擬地敷成銅皮還得根據(jù)實(shí)際情況處理。(這就要求對(duì)所用到的模擬IC的一些特殊性能還是要了解的)