相信對做硬件的工程師，畢業(yè)開始進公司時，在設計PCB時，老工程師都會對他說，PCB走線不要走直角，走線一定要短，電容一定要就近擺放等等。但是一開始我們可能都不了解為什么這樣做，就憑他們的幾句經(jīng)驗對我們來說是遠遠不夠的哦，當然如果你沒有注意這些細節(jié)問題，今后又犯了，可能又會被他們罵，“都說了多少遍了電容一定要就近擺放，放遠了起不到效果等等”，往往經(jīng)驗告訴我們其實那些老工程師也是只有一部分人才真正掌握其中的奧妙，我們一開始不會也不用難過，多看看資料很快就能掌握的。直到被罵好幾次后我們回去找相關(guān)資料，為什么設計PCB電容要就近擺放呢，等看了資料后就能了解一些，可是網(wǎng)上的資料很雜散，很少能找到一個很全方面講解的。下面這些內(nèi)容是我轉(zhuǎn)載的一篇關(guān)于電容去耦半徑的講解，相信你看了之后可以很牛x的回答和避免類似問題的發(fā)生。老師問： 為什么去耦電容就近擺放呢?學生答： 因為它有有效半徑哦，放的遠了失效的。電容去耦的一個重要問題是電容的去耦半徑。大多數(shù)資料中都會提到電容擺放要盡量靠近芯片，多數(shù)資料都是從減小回路電感的角度來談這個擺放距離問題。確實，減小電感是一個重要原因，但是還有一個重要的原因大多數(shù)資料都沒有提及，那就是電容去耦半徑問題。如果電容擺放離芯片過遠，超出了它的去耦半徑，電容將失去它的去耦的作用。理解去耦半徑最好的辦法就是考察噪聲源和電容補償電流之間的相位關(guān)系。當芯片對電流的需求發(fā)生變化時，會在電源平面的一個很小的局部區(qū)域內(nèi)產(chǎn)生電壓擾動，電容要補償這一電流(或電壓)，就必須先感知到這個電壓擾動。信號在介質(zhì)中傳播需要一定的時間，因此從發(fā)生局部電壓擾動到電容感知到這一擾動之間有一個時間延遲。同樣，電容的補償電流到達擾動區(qū)也需要一個延遲。因此必然造成噪聲源和電容補償電流之間的相位上的不一致。

在高速設計中，可控阻抗板和線路的特性阻抗問題困擾著許多中國工程師。本文通過簡單而且直觀的方法介紹了特性阻抗的基本性質(zhì)、計算和測量方法。在高速設計中，可控阻抗板和線路的特性阻抗是最重要和最普遍的問題之一。首先了解一下傳輸線的定義：傳輸線由兩個具有一定長度的導體組成，一個導體用來發(fā)送信號，另一個用來接收信號(切記“回路”取代“地”的概念)。在一個多層板中，每一條線路都是傳輸線的組成部分，鄰近的參考平面可作為第二條線路或回路。一條線路成為“性能良好”傳輸線的關(guān)鍵是使它的特性阻抗在整個線路中保持恒定。線路板成為“可控阻抗板”的關(guān)鍵是使所有線路的特性阻抗?jié)M足一個規(guī)定值，通常在25歐姆和70歐姆之間。在多層線路板中，傳輸線性能良好的關(guān)鍵是使它的特性阻抗在整條線路中保持恒定。但是，究竟什么是特性阻抗?理解特性阻抗最簡單的方法是看信號在傳輸中碰到了什么。當沿著一條具有同樣橫截面?zhèn)鬏斁€移動時，這類似圖1所示的微波傳輸。假定把1伏特的電壓階梯波加到這條傳輸線中，如把1伏特的電池連接到傳輸線的前端(它位于發(fā)送線路和回路之間)，一旦連接，這個電壓波信號沿著該線以光速傳播，它的速度通常約為6英寸/納秒。當然，這個信號確實是發(fā)送線路和回路之間的電壓差，它可以從發(fā)送線路的任何一點和回路的相臨點來衡量。圖2是該電壓信號的傳輸示意圖。Zen的方法是先“產(chǎn)生信號”，然后沿著這條傳輸線以6英寸/納秒的速度傳播。第Y個0.01納秒前進了0.06英寸，這時發(fā)送線路有多余的正電荷，而回路有多余的負電荷，正是這兩種電荷差維持著這兩個導體之間的1伏電壓差，而這兩個導體又組成了一個電容器。在下一個0.01納秒中，又要將一段0.06英寸傳輸線的電壓從0調(diào)整到1伏特，這必須加一些正電荷到發(fā)送線路，而加一些負電荷到接收線路。每移動0.06英寸，必須把更多的正電荷加到發(fā)送線路，而把更多的負電荷加到回路。每隔0.01納秒，必須對傳輸線路的另外一段進行充電，然后信號開始沿著這一段傳播。電荷來自傳輸線前端的電池，當沿著這條線移動時，就給傳輸線的連續(xù)部分充電，因而在發(fā)送線路和回路之間形成了1伏特的電壓差。每前進0.01納秒，就從電池中獲得一些電荷(±Q)，恒定的時間間隔(±t)內(nèi)從電池中流出的恒定電量(±Q)就是一種恒定電流。流入回路的負電流實際上與流出的正電流相等，而且正好在信號波的前端，交流電流通過上、下線路組成的電容，結(jié)束整個循環(huán)過程。

Via hole導通孔起線路互相連結(jié)導通的作用，電子行業(yè)的發(fā)展，同時也促進PCB的發(fā)展，也對印制板制作工藝和表面貼裝技術(shù)提出更高要求。Via hole塞孔工藝應運而生，同時應滿足下列要求：(一)導通孔內(nèi)有銅即可，阻焊可塞可不塞;(二)導通孔內(nèi)必須有錫鉛，有一定的厚度要求(4微米)，不得有阻焊油墨入孔，造成孔內(nèi)藏錫珠;(三)導通孔必須有阻焊油墨塞孔，不透光，不得有錫圈，錫珠以及平整等要求。隨著電子產(chǎn)品向“輕、薄、短、小”方向發(fā)展，PCB也向高密度、高難度發(fā)展，因此出現(xiàn)大量SMT、BGA的PCB，而客戶在貼裝元器件時要求塞孔，主要有五個作用：(一)防止PCB過波峰焊時錫從導通孔貫穿元件面造成短路;特別是我們把過孔放在BGA焊盤上時，就必須先做塞孔，再鍍金處理，便于BGA的焊接。(二)避免助焊劑殘留在導通孔內(nèi);(三)電子廠表面貼裝以及元件裝配完成后PCB在測試機上要吸真空形成負壓才完成：(四)防止表面錫膏流入孔內(nèi)造成虛焊，影響貼裝;

pcn設計問題集第Y部分從pcb如何選材到運用等一系列問題進行總結(jié)。1、如何選擇PCB板材?選擇PCB板材必須在滿足設計需求和可量產(chǎn)性及成本中間取得平衡點。設計需求包含電氣和機構(gòu)這兩部分。通常在設計非常高速的PCB板子(大于GHz的頻率)時這材質(zhì)問題會比較重要。例如，現(xiàn)在常用的FR-4材質(zhì)，在幾個GHz的頻率時的介質(zhì)損耗(dielectric loss)會對信號衰減有很大的影響，可能就不合用。就電氣而言，要注意介電常數(shù)(dielectric constant)和介質(zhì)損在所設計的頻率是否合用。2、如何避免高頻干擾?避免高頻干擾的基本思路是盡量降低高頻信號電磁場的干擾，也就是所謂的串擾(Crosstalk)?？捎美蟾咚傩盘柡湍M信號之間的距離，或加ground guard/shunt traces在模擬信號旁邊。還要注意數(shù)字地對模擬地的噪聲干擾。3、在高速設計中，如何解決信號的完整性問題?信號完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號源的架構(gòu)和輸出阻抗(output impedance)，走線的特性阻抗，負載端的特性，走線的拓樸(topology)架構(gòu)等。解決的方式是靠端接(termination)與調(diào)整走線的拓樸。

安徽開發(fā)SMT貼片一、快速確定PCB外形設計PCB先要確定電路板的外形，通常就是在禁止布線層畫出電氣的布線范圍開發(fā)SMT貼片。除非有特殊要求，一般電路板的形狀都為矩形，長寬比一般為3：2或者4：3較為理想。在畫之前可以任意畫出兩條橫線和兩條豎線，然后利用“放置工具條”里的“設置原點”工具將某一條線段的端點設為原點即坐標為(0，0)，之后雙擊每一條線段，對其起點和終點的坐標值進行相應的更改，使4條線段首尾相接，形成一個封閉的矩形框，電路板的外型確定也就完成了。如果在畫圖的過程中需要調(diào)整電路板的大小，只要修改每條線段的相應坐標值即可。從成本、敷銅線長度、抗噪聲能力考慮，電路板尺寸越小越好，但是板尺寸太小，則散熱不良，且相鄰的導線容易引起干擾。不過，當電路板的尺寸大于200mm×150mm時，應該考慮電路板的機械強度，適當加裝固定孔，以便起到支撐的作用。二、元件布局開始布局之前首先要通過網(wǎng)絡表載入元器件，這個過程中經(jīng)常會遇到網(wǎng)絡表無法完全載入的錯誤，主要可歸為兩類：一類是找不到元件，解決方法是確認原理圖中已定義元件的封裝形式，并確認已添加相應的PCB元件庫，若仍找不到元件就要自己造一個元件封裝了;另一類是丟失引腳，最常見的就是二極管、三極管的引腳丟失，這是由于原理圖中的引腳一般是字母A、K、E、B、C，而PCB元件的引腳則是數(shù)字1、2、3，解決方法就是更改原理圖的定義，或者更改PCB元件的定義使其一致即可。有經(jīng)驗的設計者一般都會根據(jù)實際元件的封裝外形建立一個自己的PCB元件庫，使用方便而且不易出錯。進行布局時，必須要遵循一些基本規(guī)則：(1)特殊元件特殊考慮高頻元件之間要盡量靠近，連線越短越好;具有高電位差的元件之間距離盡量加大;重量大的元器件應該有支架固定;發(fā)熱的元件應遠離熱敏元件并加裝相應的散熱片或置于板外;電位器、可調(diào)電感線圈、可變電容、微動開關(guān)等可調(diào)元件的布局應該考慮整機的結(jié)構(gòu)要求，以方便調(diào)節(jié)為準?？傊?，一些特殊的元器件在布局時要從元件本身的特性、機箱的結(jié)構(gòu)、維修調(diào)試的方便性等多方面綜合考慮，以保證做出一塊穩(wěn)定、好用的PCB板。