隨著PCB設(shè)計(jì)復(fù)雜度的逐步提高，對(duì)于信號(hào)完整性的分析除了反射，串?dāng)_以及EMI之外，穩(wěn)定可靠的電源供應(yīng)也成為設(shè)計(jì)者們重點(diǎn)研究的方向之一。尤其當(dāng)開(kāi)關(guān)器件數(shù)目不斷增加，核心電壓不斷減小的時(shí)候，電源的波動(dòng)往往會(huì)給系統(tǒng)帶來(lái)致命的影響，于是人們提出了新的名詞：電源完整性，簡(jiǎn)稱PI(powerintegrity)。當(dāng)今國(guó)際市場(chǎng)上，IC設(shè)計(jì)比較發(fā)達(dá)，但電源完整性設(shè)計(jì)還是一個(gè)薄弱的環(huán)節(jié)。因此本文提出了PCB板中電源完整性問(wèn)題的產(chǎn)生，分析了影響電源完整性的因素并提出了解決PCB板中電源完整性問(wèn)題的優(yōu)化方法與經(jīng)驗(yàn)設(shè)計(jì)，具有較強(qiáng)的理論分析與實(shí)際工程應(yīng)用價(jià)值。二、電源噪聲的起因及分析對(duì)于電源噪聲的起因我們通過(guò)一個(gè)與非門電路圖進(jìn)行分析。圖1中的電路圖為一個(gè)三輸入與非門的結(jié)構(gòu)圖，因?yàn)榕c非門屬于數(shù)字器件，它是通過(guò)“1”和“0”電平的切換來(lái)工作的。隨著IC技術(shù)的不斷提高，數(shù)字器件的切換速度也越來(lái)越快，這就引進(jìn)了更多的高頻分量，同時(shí)回路中的電感在高頻下就很容易引起電源波動(dòng)。如在圖1中，當(dāng)與非門輸入全為高電平時(shí)，電路中的三極管導(dǎo)通，電路瞬間短路，電源向電容充電，同時(shí)流入地線。此時(shí)由于電源線和地線上存在寄生電感，我們由公式V=LdI/dt可知，這將在電源線和地線上產(chǎn)生電壓波動(dòng)，如圖2中所示的電平上升沿所引入的ΔI噪聲。當(dāng)與非門輸入為低電平時(shí)，此時(shí)電容放電，將在地線上產(chǎn)生較大的ΔI噪聲;而電源此時(shí)只有電路的瞬間短路所引起的電流突變，由于不存在向電容充電而使電流突變相對(duì)于上升沿來(lái)說(shuō)要小。從對(duì)與非門的電路進(jìn)行分析我們知道，造成電源不穩(wěn)定的根源主要在于兩個(gè)方面：一是器件高速開(kāi)關(guān)狀態(tài)下，瞬態(tài)的交變電流過(guò)大;

一個(gè)高明的CAD工程師需要做的是：如何綜合考慮各方意見(jiàn)，達(dá)到最佳結(jié)合點(diǎn)。以下為EDADOC專家根據(jù)個(gè)人在通訊產(chǎn)品PCB設(shè)計(jì)的多年經(jīng)驗(yàn)，所總結(jié)出來(lái)的層疊設(shè)計(jì)參考，與大家共享。 PCB層疊設(shè)計(jì)基本原則 CAD工程師在完成布局(或預(yù)布局)后，重點(diǎn)對(duì)本板的布線瓶徑處進(jìn)行分析，再結(jié)合EDA軟件關(guān)于布線密度(PIN/RAT)的報(bào)告參數(shù)、綜合本板諸如差分線、敏感信號(hào)線、特殊拓?fù)浣Y(jié)構(gòu)等有特殊布線要求的信號(hào)數(shù)量、種類確定布線層數(shù);再根據(jù)單板的電源、地的種類、分布、有特殊布線需求的信號(hào)層數(shù)，綜合單板的性能指標(biāo)要求與成本承受能力，確定單板的電源、地的層數(shù)以及它們與信號(hào)層的相對(duì)排布位置。單板層的排布一般原則：A)與元件面相鄰的層為地平面，提供器件屏蔽層以及為頂層布線提供回流平面;B)所有信號(hào)層盡可能與地平面相鄰(確保關(guān)鍵信號(hào)層與地平面相鄰);C)主電源盡可能與其對(duì)應(yīng)地相鄰;D)盡量避免兩信號(hào)層直接相鄰;

廠家線路板印制大量涉及蝕刻面的質(zhì)量問(wèn)題都集中在上板面被蝕刻的部分，而這些問(wèn)題來(lái)自于蝕刻劑所產(chǎn)生的膠狀板結(jié)物的影響。廠家線路板印制生產(chǎn)商對(duì)這一點(diǎn)的了解是十分重要的，因膠狀板結(jié)物堆積在銅表面上。一方面會(huì)影響噴射力，另一方面會(huì)阻檔了新鮮蝕刻液的補(bǔ)充，使蝕刻的速度被降低。正因膠狀板結(jié)物的形成和堆積，使得基板上下面的圖形的蝕刻程度不同，先進(jìn)入的基板因堆積尚未形成，蝕刻速度較快， 故容易被徹底地蝕刻或造成過(guò)腐蝕，而后進(jìn)入的基板因堆積已形成，而減慢了蝕刻的速度。蝕刻設(shè)備的維護(hù)維護(hù)蝕刻設(shè)備的最關(guān)鍵因素就是要保證噴嘴的高清潔度及無(wú)阻塞物，使噴嘴能暢順地噴射。阻塞物或結(jié)渣會(huì)使噴射時(shí)產(chǎn)生壓力作用，沖擊板面。而噴嘴不清潔，則會(huì)造成蝕刻不均勻而使整塊電路板報(bào)廢。明顯地，設(shè)備的維護(hù)就是更換破損件和磨損件，因噴嘴同樣存在著磨損的問(wèn)題，所以更換時(shí)應(yīng)包括噴嘴。此外，更為關(guān)鍵的問(wèn)題是要保持蝕刻機(jī)沒(méi)有結(jié)渣，因很多時(shí)結(jié)渣堆積過(guò)多會(huì)對(duì)蝕刻液的化學(xué)平衡產(chǎn)生影響。同樣地，如果蝕刻液出現(xiàn)化學(xué)不平衡，結(jié)渣的情況就會(huì)愈加嚴(yán)重。蝕刻液突然出現(xiàn)大量結(jié)渣時(shí)，通常是一個(gè)信號(hào)，表示溶液的平衡出現(xiàn)了問(wèn)題，這時(shí)應(yīng)使用較強(qiáng)的鹽酸作適當(dāng)?shù)那鍧嵒驅(qū)θ芤哼M(jìn)行補(bǔ)加。

高速數(shù)字PCB板的等線長(zhǎng)是為了使各信號(hào)的延遲差保持在一個(gè)范圍內(nèi),保證系統(tǒng)在同一周期內(nèi)讀取的數(shù)據(jù)的有效性(延遲差超過(guò)一個(gè)時(shí)鐘周期時(shí)會(huì)錯(cuò)讀下一周期的數(shù)據(jù)),一般要求延遲差不超過(guò)1/4時(shí)鐘周期,單位長(zhǎng)度的線延遲差也是固定的,延遲跟線寬,線長(zhǎng),銅厚,板層結(jié)構(gòu)有關(guān),但線過(guò)長(zhǎng)會(huì)增大分布電容和分布電感,使信號(hào)質(zhì)量,所以時(shí)鐘IC引腳一般都接RC端接,但蛇形走線并非起電感的作用,相反的,電感會(huì)使信號(hào)中的上升元中的高次諧波相移,造成信號(hào)質(zhì)量惡化,所以要求蛇形線間距最少是線寬的兩倍,信號(hào)的上升時(shí)間越小就越易受分布電容和分布電感的影響.因?yàn)閼?yīng)用場(chǎng)合不同具不同的作用,如果蛇形走線在電腦板中出現(xiàn)，其主要起到一個(gè)濾波電感的作用，提高電路的抗干擾能力，電腦主機(jī)板中的蛇形走線，主要用在一些時(shí)鐘信號(hào)中，如CIClk,AGPClk，它的作用有兩點(diǎn)：1、阻抗匹配 2、濾波電感。對(duì)一些重要信號(hào)，如INTEL HUB架構(gòu)中的HUBLink,一共13根，跑233MHz，要求必須嚴(yán)格等長(zhǎng)，以消除時(shí)滯造成的隱患，繞線是解決辦法。一般來(lái)講，蛇形走線的線距>=2倍的線寬。PCI板上的蛇行線就是為了適應(yīng)PCI 33MHzClock的線長(zhǎng)要求。若在一般普通PCB板中，是一個(gè)分布參數(shù)的 LC濾波器，還可作為收音機(jī)天線的電感線圈，短而窄的蛇形走線可做保險(xiǎn)絲等等.

覆銅，就是將PCB上閑置的空間作為基準(zhǔn)面，然后用固體銅填充，這些銅區(qū)又稱為灌銅。敷銅的意義在于，減小地線阻抗，提高抗干擾能力;降低壓降，提高電源效率;還有，與地線相連，減小環(huán)路面積。如果PCB的地較多，有SGND、AGND、GND，等等，如何覆銅?我的做法是，根據(jù)PCB板面位置的不同，分別以最主要的“地”作為基準(zhǔn)參考來(lái)獨(dú)立覆銅，數(shù)字地和模擬地分開(kāi)來(lái)敷銅自不多言。同時(shí)在覆銅之前，首先加粗相應(yīng)的電源連線：V5.0V、V3.6V、V3.3V(SD卡供電)，等等。這樣一來(lái)，就形成了多個(gè)不同形狀的多變形結(jié)構(gòu)。覆銅需要處理好幾個(gè)問(wèn)題：一是不同地的單點(diǎn)連接，二是晶振附近的覆銅，電路中的晶振為一高頻發(fā)射源，做法是在環(huán)繞晶振敷銅，然后將晶振的外殼另行接地。三是孤島(死區(qū))問(wèn)題，如果覺(jué)得很大，那就定義個(gè)地過(guò)孔添加進(jìn)去也費(fèi)不了多大的事。另外，大面積覆銅好還是網(wǎng)格覆銅好，不好一概而論。為什么呢?大面積覆銅，如果過(guò)波峰焊時(shí)，板子就可能會(huì)翹起來(lái)，甚至?xí)鹋?。從這點(diǎn)來(lái)說(shuō)，網(wǎng)格的散熱性要好些。通常是高頻電路對(duì)抗干擾要求高的多用網(wǎng)格，低頻電路有大電流的電路等常用完整的鋪銅。補(bǔ)充下：在數(shù)字電路中，特別是帶MCU的電路中，兆級(jí)以上工作頻率的電路，敷銅的作用就是為了降低整個(gè)地平面的阻抗。更具體的處理方法我一般是這樣來(lái)操作的：各個(gè)核心模塊(也都是數(shù)字電路)在允許的情況下也會(huì)分區(qū)敷銅，然后再用線把各個(gè)敷銅連接起來(lái)，這樣做的目的也是為了減小各級(jí)電路之間的影響。對(duì)于數(shù)字電路模擬電路 混合的電路，地線的獨(dú)立走線，以及到最后到電源濾波電容處的匯總就不多說(shuō)了，大家都清楚。不過(guò)有一點(diǎn)：模擬電路里的地線分布，很多時(shí)候不能簡(jiǎn)單敷成一片銅皮就了事，因?yàn)槟M電路里很注重前后級(jí)的互相影響，而且模擬地也要求單點(diǎn)接地，所以能不能把模擬地敷成銅皮還得根據(jù)實(shí)際情況處理。(這就要求對(duì)所用到的模擬IC的一些特殊性能還是要了解的)