北京專業(yè)PCB鋁基板一、快速確定PCB外形設(shè)計PCB先要確定電路板的外形,通常就是在禁止布線層畫出電氣的布線范圍專業(yè)PCB鋁基板。除非有特殊要求,一般電路板的形狀都為矩形,長寬比一般為3:2或者4:3較為理想。在畫之前可以任意畫出兩條橫線和兩條豎線,然后利用“放置工具條”里的“設(shè)置原點”工具將某一條線段的端點設(shè)為原點即坐標為(0,0),之后雙擊每一條線段,對其起點和終點的坐標值進行相應(yīng)的更改,使4條線段首尾相接,形成一個封閉的矩形框,電路板的外型確定也就完成了。如果在畫圖的過程中需要調(diào)整電路板的大小,只要修改每條線段的相應(yīng)坐標值即可。從成本、敷銅線長度、抗噪聲能力考慮,電路板尺寸越小越好,但是板尺寸太小,則散熱不良,且相鄰的導(dǎo)線容易引起干擾。不過,當電路板的尺寸大于200mm×150mm時,應(yīng)該考慮電路板的機械強度,適當加裝固定孔,以便起到支撐的作用。二、元件布局開始布局之前首先要通過網(wǎng)絡(luò)表載入元器件,這個過程中經(jīng)常會遇到網(wǎng)絡(luò)表無法完全載入的錯誤,主要可歸為兩類:一類是找不到元件,解決方法是確認原理圖中已定義元件的封裝形式,并確認已添加相應(yīng)的PCB元件庫,若仍找不到元件就要自己造一個元件封裝了;另一類是丟失引腳,最常見的就是二極管、三極管的引腳丟失,這是由于原理圖中的引腳一般是字母A、K、E、B、C,而PCB元件的引腳則是數(shù)字1、2、3,解決方法就是更改原理圖的定義,或者更改PCB元件的定義使其一致即可。有經(jīng)驗的設(shè)計者一般都會根據(jù)實際元件的封裝外形建立一個自己的PCB元件庫,使用方便而且不易出錯。進行布局時,必須要遵循一些基本規(guī)則:(1)特殊元件特殊考慮高頻元件之間要盡量靠近,連線越短越好;具有高電位差的元件之間距離盡量加大;重量大的元器件應(yīng)該有支架固定;發(fā)熱的元件應(yīng)遠離熱敏元件并加裝相應(yīng)的散熱片或置于板外;電位器、可調(diào)電感線圈、可變電容、微動開關(guān)等可調(diào)元件的布局應(yīng)該考慮整機的結(jié)構(gòu)要求,以方便調(diào)節(jié)為準??傊?,一些特殊的元器件在布局時要從元件本身的特性、機箱的結(jié)構(gòu)、維修調(diào)試的方便性等多方面綜合考慮,以保證做出一塊穩(wěn)定、好用的PCB板。
從IC芯片的發(fā)展及封裝形式來看,芯片體積越來越小、引腳數(shù)越來越多;同時,由于近年來IC工藝的發(fā)展,使得其速度也越來越高。這就帶來了一個問題,即電子設(shè)計的體積減小導(dǎo)致電路的布局布線密度變大,而同時信號的頻率還在提高,從而使得如何處理高速信號問題成為一個設(shè)計能否成功的關(guān)鍵因素。隨著電子系統(tǒng)中邏輯復(fù)雜度和時鐘頻率的迅速提高,信號邊沿不斷變陡,印刷電路板的線跡互連和板層特性對系統(tǒng)電氣性能的影響也越發(fā)重要。對于低頻設(shè)計,線跡互連和板層的影響可以不考慮,但當頻率超過50 MHz時,互連關(guān)系必須考慮,而在*定系統(tǒng)性能時還必須考慮印刷電路板板材的電參數(shù)。因此,高速系統(tǒng)的設(shè)計必須面對互連延遲引起的時序問題以及串擾、傳輸線效應(yīng)等信號完整性(Signal Integrity,SI)問題。當硬件工作頻率增高后,每一根布線網(wǎng)絡(luò)上的傳輸線都可能成為發(fā)射天線,對其他電子設(shè)備產(chǎn)生電磁輻射或與其他設(shè)備相互干擾,從而使硬件時序邏輯產(chǎn)生混亂。電磁兼容性(Electromagnetic Compatibility,EMC)的標準提出了解決硬件實際布線網(wǎng)絡(luò)可能產(chǎn)生的電磁輻射干擾以及本身抵抗外部電磁干擾的基本要求。1 高速數(shù)字電路設(shè)計的幾個基本概念在高速數(shù)字電路中,由于串擾、反射、過沖、振蕩、地彈、偏移等信號完整性問題,本來在低速電路中無需考慮的因素在這里就顯得格外重要;另外,隨著現(xiàn)有電氣系統(tǒng)耦合結(jié)構(gòu)越來越復(fù)雜,電磁兼容性也變成了一個不能不考慮的問題。要解決高速電路設(shè)計的問題,首先需要真正明白高速信號的概念。高速不是就頻率的高低來說的,而是由信號的邊沿速度決定的,一般認為上升時間小于4倍信號傳輸延遲時可視為高速信號。即使在工作頻率不高的系統(tǒng)中,也會出現(xiàn)信號完整性的問題。這是由于隨著集成電路工藝的提高,所用器件I/O端口的信號邊沿比以前更陡更快,因此在工作時鐘不高的情況下也屬于高速器件,隨之帶來了信號完整性的種種問題。
1.布局首先,要考慮PCB尺寸大小。PCB尺寸過大時,印制線條長,阻抗增加,抗噪聲能力下降,成本也增加;過小,則散熱不好,且鄰近線條易受干擾。在確定PCB尺寸后.再確定特殊元件的位置。最后,根據(jù)電路的功能單元,對電路的全部元器件進行布局。在確定特殊元件的位置時要遵守以下原則:(1)盡可能縮短高頻元器件之間的連線,設(shè)法減少它們的分布參數(shù)和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近,輸入和輸出元件應(yīng)盡量遠離。(2)某些元器件或?qū)Ь€之間可能有較高的電位差,應(yīng)加大它們之間的距離,以免放電引出意外短路。帶高電壓的元器件應(yīng)盡量布置在調(diào)試時手不易觸及的地方。(3)應(yīng)留出印制扳定位孔及固定支架所占用的位置。根據(jù)電路的功能單元.對電路的全部元器件進行布局時,要符合以下原則:(1)按照電路的流程安排各個功能電路單元的位置,使布局便于信號流通,并使信號盡可能保持一致的方向。(2)以每個功能電路的核心元件為中心,圍繞它來進行布局。元器件應(yīng)均勻、整齊、緊湊地排列在PCB上.盡量減少和縮短各元器件之間的引線和連接。(3)在高頻下工作的電路,要考慮元器件之間的分布參數(shù)。一般電路應(yīng)盡可能使元器件平行排列。這樣,不但美觀.而且裝焊容易.易于批量生產(chǎn)。(4)位于電路板邊緣的元器件,離電路板邊緣一般不小于2mm。電路板的最佳形狀為矩形。
覆銅,就是將PCB上閑置的空間作為基準面,然后用固體銅填充,這些銅區(qū)又稱為灌銅。敷銅的意義在于,減小地線阻抗,提高抗干擾能力;降低壓降,提高電源效率;還有,與地線相連,減小環(huán)路面積。如果PCB的地較多,有SGND、AGND、GND,等等,如何覆銅?我的做法是,根據(jù)PCB板面位置的不同,分別以最主要的“地”作為基準參考來獨立覆銅,數(shù)字地和模擬地分開來敷銅自不多言。同時在覆銅之前,首先加粗相應(yīng)的電源連線:V5.0V、V3.6V、V3.3V(SD卡供電),等等。這樣一來,就形成了多個不同形狀的多變形結(jié)構(gòu)。覆銅需要處理好幾個問題:一是不同地的單點連接,二是晶振附近的覆銅,電路中的晶振為一高頻發(fā)射源,做法是在環(huán)繞晶振敷銅,然后將晶振的外殼另行接地。三是孤島(死區(qū))問題,如果覺得很大,那就定義個地過孔添加進去也費不了多大的事。另外,大面積覆銅好還是網(wǎng)格覆銅好,不好一概而論。為什么呢?大面積覆銅,如果過波峰焊時,板子就可能會翹起來,甚至會起泡。從這點來說,網(wǎng)格的散熱性要好些。通常是高頻電路對抗干擾要求高的多用網(wǎng)格,低頻電路有大電流的電路等常用完整的鋪銅。補充下:在數(shù)字電路中,特別是帶MCU的電路中,兆級以上工作頻率的電路,敷銅的作用就是為了降低整個地平面的阻抗。更具體的處理方法我一般是這樣來操作的:各個核心模塊(也都是數(shù)字電路)在允許的情況下也會分區(qū)敷銅,然后再用線把各個敷銅連接起來,這樣做的目的也是為了減小各級電路之間的影響。對于數(shù)字電路模擬電路 混合的電路,地線的獨立走線,以及到最后到電源濾波電容處的匯總就不多說了,大家都清楚。不過有一點:模擬電路里的地線分布,很多時候不能簡單敷成一片銅皮就了事,因為模擬電路里很注重前后級的互相影響,而且模擬地也要求單點接地,所以能不能把模擬地敷成銅皮還得根據(jù)實際情況處理。(這就要求對所用到的模擬IC的一些特殊性能還是要了解的)
相信對做硬件的工程師,畢業(yè)開始進公司時,在設(shè)計PCB時,老工程師都會對他說,PCB走線不要走直角,走線一定要短,電容一定要就近擺放等等。但是一開始我們可能都不了解為什么這樣做,就憑他們的幾句經(jīng)驗對我們來說是遠遠不夠的哦,當然如果你沒有注意這些細節(jié)問題,今后又犯了,可能又會被他們罵,“都說了多少遍了電容一定要就近擺放,放遠了起不到效果等等”,往往經(jīng)驗告訴我們其實那些老工程師也是只有一部分人才真正掌握其中的奧妙,我們一開始不會也不用難過,多看看資料很快就能掌握的。直到被罵好幾次后我們回去找相關(guān)資料,為什么設(shè)計PCB電容要就近擺放呢,等看了資料后就能了解一些,可是網(wǎng)上的資料很雜散,很少能找到一個很全方面講解的。下面這些內(nèi)容是我轉(zhuǎn)載的一篇關(guān)于電容去耦半徑的講解,相信你看了之后可以很牛x的回答和避免類似問題的發(fā)生。老師問: 為什么去耦電容就近擺放呢?學生答: 因為它有有效半徑哦,放的遠了失效的。電容去耦的一個重要問題是電容的去耦半徑。大多數(shù)資料中都會提到電容擺放要盡量靠近芯片,多數(shù)資料都是從減小回路電感的角度來談這個擺放距離問題。確實,減小電感是一個重要原因,但是還有一個重要的原因大多數(shù)資料都沒有提及,那就是電容去耦半徑問題。如果電容擺放離芯片過遠,超出了它的去耦半徑,電容將失去它的去耦的作用。理解去耦半徑最好的辦法就是考察噪聲源和電容補償電流之間的相位關(guān)系。當芯片對電流的需求發(fā)生變化時,會在電源平面的一個很小的局部區(qū)域內(nèi)產(chǎn)生電壓擾動,電容要補償這一電流(或電壓),就必須先感知到這個電壓擾動。信號在介質(zhì)中傳播需要一定的時間,因此從發(fā)生局部電壓擾動到電容感知到這一擾動之間有一個時間延遲。同樣,電容的補償電流到達擾動區(qū)也需要一個延遲。因此必然造成噪聲源和電容補償電流之間的相位上的不一致。
大量涉及蝕刻面的質(zhì)量問題都集中在上板面被蝕刻的部分,而這些問題來自于蝕刻劑所產(chǎn)生的膠狀板結(jié)物的影響。對這一點的了解是十分重要的,因膠狀板結(jié)物堆積在銅表面上。一方面會影響噴射力,另一方面會阻檔了新鮮蝕刻液的補充,使蝕刻的速度被降低。正因膠狀板結(jié)物的形成和堆積,使得基板上下面的圖形的蝕刻程度不同,先進入的基板因堆積尚未形成,蝕刻速度較快, 故容易被徹底地蝕刻或造成過腐蝕,而后進入的基板因堆積已形成,而減慢了蝕刻的速度。蝕刻設(shè)備的維護維護蝕刻設(shè)備的最關(guān)鍵因素就是要保證噴嘴的高清潔度及無阻塞物,使噴嘴能暢順地噴射。阻塞物或結(jié)渣會使噴射時產(chǎn)生壓力作用,沖擊板面。而噴嘴不清潔,則會造成蝕刻不均勻而使整塊電路板報廢。明顯地,設(shè)備的維護就是更換破損件和磨損件,因噴嘴同樣存在著磨損的問題,所以更換時應(yīng)包括噴嘴。此外,更為關(guān)鍵的問題是要保持蝕刻機沒有結(jié)渣,因很多時結(jié)渣堆積過多會對蝕刻液的化學平衡產(chǎn)生影響。同樣地,如果蝕刻液出現(xiàn)化學不平衡,結(jié)渣的情況就會愈加嚴重。蝕刻液突然出現(xiàn)大量結(jié)渣時,通常是一個信號,表示溶液的平衡出現(xiàn)了問題,這時應(yīng)使用較強的鹽酸作適當?shù)那鍧嵒驅(qū)θ芤哼M行補加。